数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。经过布线、焊接、调试等工作后数字抢答器成形。
2021-06-29 17:02:25
456KB
1
1. 可有六个竞赛组进行抢答
2. 用七段LED数码先四其显示抢答成功的竞赛组组号
3. 抢答成功有声音提示，同时开始计时
4. 计时时间结束用声音提示
5. 当一组抢答成功，即封锁其余各组的抢答
6. 自动清零，计时显示
2021-06-28 20:27:39
14KB
1
实验内容：
题目： 4位并行乘法器的电路设计与仿真
功能要求：
1. 实现4位串行乘法器的电路设计;
2. 带异步清零端；
3. 输出为8位；
4. 单个门延迟设为5 ns。
5. 设要有完整的组合逻辑电路设计步骤；
6. 每一步骤完成要正确合理；
7. 设计电路时分模块测试。
及实验结果都有在内
2021-06-26 19:26:32
226KB
1