基于51单片机的较为完美的数字频率计设计，测量范围：10Hz~100000Hz。程序利用proteus仿真，文件包含仿真文件以及程序源码。

使用MSP430单片机开发的一个利用FFT算法测频率的程序，并利用仿真程序进行仿真，效果很好，本程序可移植性很高，可以很方便的移植到51单片机以及STM32单片机平台。

15全国电赛频率计，一等奖。FPGA源码，带参考资料，带注解文档。另外FPGA做的测试信号源http://download.csdn.net/detail/qq_18127593/9079561

verilog写的频率计源程序，很简单。

根据频率的定义和频率测量的基本原理。测定信号的频率必须有一个脉宽为1秒的输入信号脉冲计数允许的信号；1秒计数结束后，计数值被锁入锁存器，计数器清零，为下一测频计数周期作好准备。基于FPGA数码管的频率计设计

如题所示，拿去做作业吧。

所制作的频率计电气指标如下：(1)显示的位数：8位数LED (2)进制数：十进制 （3）频率测试范围：1Hz~99MHz，利用预置分频器做1/2分频

在quartus 里生成正弦波，三角波和锯齿波，每个模块也可以单独生成。

本文要设计一个8位十进制数字频率计，需要由四种器件来组成，即：测频控制信号发生器(FTCTRL)、有时钟使能的十进制计数器(CNT10)、32位锁存器(REG32B)、除法器模块(division). 因为是8位十进制数字频率计，所以计数器CNT10需用8个，7段显示LED7也需用8个. 频率测量的基本原理是计算每秒钟内待测信号的脉冲个数。 为此，测频控制信号发生器FTCTRL应设置一个控制信号时钟CLKK，一个计数使能信号输出端CNT_EN、一个与CNT_EN输出信号反向的锁存输出信号Load、和清零输出信号RST_CNT。 如CLKK的输入频率为1HZ，则输出信号端CNT_EN输出一个脉宽恰好为1秒的周期信号，可以作为闸门信号用。由它对频率计的每一个计数器的使能端进行同步控制。当CNT_EN高电平时允许计数，低电平时停止计数，并保持所计的数。

用Proteus 8.5搭建的数字频率计，0~9999Hz，包含有锁存器，计数器，触发器。电路没有使用单片机，为数字电路的一次学习成果。