搜索【xilinx】的结果

linux-xlnx-xilinx-v2018.3.tar.gz

linux-xlnx-xilinx-v2018.3.tar.gz的源码，可用于petalinux2018.3，可以生成uimage,BOOT.BIN

2023-04-18 09:27:12 151.14MB xilinx linux kernel

1

FPGA电子课件ppt

很全面，包括了fpga基础知识，还介绍了altera和xilinx两大公司的fpga芯片

2023-04-17 09:32:35 10.31MB 很全面，包括了fpga基础知识，还介绍了altera和xilinx两大公司的fpga芯片

1

Xilinx FPGA教程

非常好的Xilinx FPGA教程课件，详细讲解FPGA设计流程。

2023-04-15 15:57:56 5.49MB xilinx fpga

1

中文版新版Xilinx Vitis应用加速手册

内容概要：开发Xilinx FPGA的入门手册，包含Xilinx vitis应用加速的各种内容。包括12个部分：1.vitis入门。2.vitis设计流程。3.vitis开发应用。4.应用的构建和运行。 5.应用仿真。6.性能分析调试。7.vitis命令和工具。8.vitis分析器。9.vitis IDE介绍。10.vitis嵌入式介绍。11.数据中心应用加速。12.Xilinx官方资源介绍等。阅读建议：官方汉化版，适合Xilinx FPGA开发的入门资料，包括应用开发的全方位入门知识。

2023-04-14 14:15:30 18.94MB Alveo FPGA vitis OpenCL

1

基于xilinx vivado 的DDR3 IP核扩展IP FDMA 的使用详解.pdf

本文介绍了基于Xilinx Vivado的DDR3 IP核扩展IP FDMA的使用详解。FDMA是一个定制的DMA控制器，基于AXI4总线协议。本文主要从IP的设置和使用两个方面进行了详细介绍，使读者能够更好地理解和应用该IP。通过使用FDMA IP，我们可以实现用FPGA代码直接控制DDR3存储器，从而提高系统性能。

2023-04-14 10:41:34 568KB

1

xilinx axi_uartlite资料

用于zynq的嵌入式部分的基于axi的串口

2023-04-12 20:08:24 398KB zynq axi的串口

1

Vivado暗黑主题配置文件

将vivado编辑器页面、原理图界面、xdc文件界面、tcl命令界面等修改为黑色背景，并设置每次打开vivado自动应用自定义黑色主题。

2023-04-11 19:26:43 69KB vivado fpga verilog xilinx

1

DDR2 xilinx IP core 官方文档

xilinx的官方文档，在官方网站可以下到的。

2023-04-07 20:57:34 2.88MB DDR XILINX IP core

1

02Kintex修炼秘籍-MIG DDR应用3缓存设计.pdf

节介绍 7 系列 FPGA 存储器接口解决方案核心架构，概述了核心模块和接口。图 4-1-1 所示的用户 FPGA 逻辑模块是需要连接到外部 DDR2 或 DDR3 SDRAM 的任何 FPGA 设计。用户 FPGA 逻辑通过用户界面连接到内存控制器。IPCORE 提供了一个用户 FPGA 逻辑示例。

2023-04-06 20:58:14 5.94MB mig xilinx vivado 参考设计

1

u-boot image生成

这节介绍一下如何生成u-boot image文件，在SDK软件中点击Xilinx Tools→Create Boot Image工具即可生成，但是生成image文件需要首先集齐3个文件：u-boot.elf、system.bit和fsbl.elf。

2023-04-06 09:43:03 37KB u-boot Image xilinx 文章

1

个人信息

热门下载

最新下载

其他资源