为Altium Designer新增Xilinx Spartan-6 FPGA支持.pdf
2021-07-13 19:04:40
68KB
Spansion MirrorBit闪存经过Xilinx Spartan-6FPGA验证.pdf
2021-07-13 19:04:12
92KB
赛灵思推出最新Virtex-6／Spartan-6 FPGA连接开发套件.pdf
2021-07-13 18:08:53
98KB
Altium为Altium Designer新增Xilinx Spartan-6 FPGA支持.pdf
2021-07-13 18:08:21
79KB
Spartan-6 FPGA SP601 评估套件，是Xilinx官方出的开发板，压缩包中包含了原理图文件，使用手册，PCB工程文件，UCF文件，保证下载可用。非常好的资料，这款开发板有DDR3，以太网，串口等等基本外设。
2021-06-18 11:16:23
11.11MB
1
使用 xilinxbram.m 和 xilinxbraminit.m 函数生成 VHDL 或 Verilog 代码片段以初始化 Xilinx FPGA（Spartan、Virtex）18k Block RAM。 最近的修订也可以在这里找到： http : //radio.feld.cvut.cz/personal/matejka/wiki/doku.php? id=root: en : projects
2021-06-01 16:03:03
14KB
1
该文档详细描述了xilinx spartan-3E开发板的元器件的工作原理，及所有元器件的约束文件
2021-05-18 17:30:21
9.3MB
1
Spartan-3 系列架构由以下五个基本的可编程功能单元组成：
• 可配置逻辑模块 (CLB) 包含灵活的查找表 (LUT)，这些查找表用来实现用作触发器或
锁存器的逻辑单元和存储单元。CLB 可以执行多种逻辑功能，并且可以存储数据。
• 输入 / 输出模块 (IOB) 控制器件的 I/O 引脚与内部逻辑之间的数据流。IOB 支持双向数
据流和三态操作。支持多种信号标准，包括若干高性能差分标准。包括双倍数据速率
(DDR) 寄存器。
• Block RAM 提供 18Kb 双端口模块形式的数据存储。
• 乘法器模块接受两个 18 位二进制数字作为输入，并且计算乘积。Spartan-3A DSP 系
列包括专用的 DSP 乘累加模块。
• 数字时钟管理器 (DCM) 模块为时钟信号的分配、延迟、倍频、分频和相移提供自校准
的全数字解决方案。
以 Spartan-3A 阵列为例，这些单元的组织方式如图 1-1 所示。在 Spartan-3 和
Spartan-3A/3AN/3A DSP 系列中，IOB 呈双环形交错排列在规则的 CLB 阵列周围。
Spartan-3E 平台的 IOB 呈单环形顺次排列。每列 Block RAM 由若干个 18Kb 的 RAM 模块
组成。每个 Block RAM 与一个专用乘法器关联。DCM 的定位方式是器件上端和下端各两
个，较大器件的侧边上也有 DCM。
Spartan-3 系列具有完整的内部连线网络，这些连线将所有的内部功能互连在一起，使信
号可以传送到器件的任何地方。每个功能单元都有相关的开关矩阵网络，可以实现多重的
内部互连。
2021-05-18 09:57:17
10.07MB
1