2.2 Verilog语言简介 Verilog 与 VHDL 是世界上最为流行的两大硬件描述语言，主要以文本的形式描述数字 电路的硬件结构，两种语言均为 IEEE 标准。最早出现的 VHDL 语言是由美国军方开发出 来的，但是后来出现的 Verilog 虽然出现较晚，但其简单易学的有点深受开发人员喜欢， 并逐渐成为主流语言。由于 VHDL 语言严谨的性质，全世界仍有一些大学和军工类公司在 坚持使用 VHDL 语言，绝大部分的开发人员选择 Verilog 作为主要语言进行开发设计。同 时随着开发环境对 SystemVerilog 支持的不断完善，Verilog 也变得越来越强大，但是并不 能完全取代 VHDL，某些特殊的地方只能用 VHDL 进行描述。

8255芯片的完整实现代码，用硬件语言VERILOG实现。可用于JTAG下载！

该文档描述了ise调用FIFOIP核的使用方法，有图文教程。

Verilog语言编程规范，适合FPGA提高者，对verilog编程规范有很大提高。

基于FPGA的直方图均衡化实现的代码，FPGA上亲测可用，资源占用率较低。

对双向端口，我们可以将其理解为2个分量：一个输入分量，一个输出分量。另外还需要一个控制信号控制输出分量何时输出。此时，我们就可以很容易地对双向端口建模。

利用FPGA的verilog语言编写 驱动AD7888的程序

北京大学内部的Verilog语言及仿真的教程，供大家学习仿真时参考之用

本程序用verilog语言实现lcd1602字符数字显示。所谓1602是指显示的内容为16*2,即可以显示两行，每行16个字符。

全数字锁相环在FPGA平台通过verilog语言编写