本设计是基于VHDL语言实现的。可以实现以下6项功能：
1.每层电梯入口处设有上下请求开关，电梯内设有供用户使用的到达层数开关；
2.可显示电梯当前所处位置和上/下行及开/关门状态；
3.电梯到达有停靠站请求的楼层后，电梯门自动打开，开门指示灯亮；开门6秒后，电梯门自动关闭、开门指示灯灭，然后电梯继续运行；
4.能记忆电梯内外所有的请求信号，并按照电梯运行的规则次第响应，即电梯上升时只能响应高层的呼唤的请求，下降时只响应低层的呼唤请求；
5.当没有请求信号时，电梯停在一楼；
6.有超载提示，当电梯内部超过规定的人数或重量后，电梯自动报警，提示电梯已经超载。
内含FPGA代码和PCB原理图。
2021-02-03 23:33:25
4.53MB
usb2.0芯片cy68013，bulk传输slave fifo模式，FPGA控制器代码+配套固件源码，附使用说明书和测试例程，已调试成功，下载即可应用到工程中。
2019-12-21 22:06:43
385KB
1
2011年全国大学生电子设计竞赛E题“简易数字信号传输性能分析仪”fpga的控制代码，verilog编写；包括了M序列及同步时钟的提取等所有程序。
2019-12-21 21:18:45
117KB
1
该代码为编者改进的一个四层楼电梯使用的代码，包含上楼下楼以及电梯门的开关情况。注释详细。适合Verilog初学者阅读。警告：可参考，勿剽窃！
2019-12-21 20:58:14
972KB
1
利用ADC的SPI，通过Verilog给出了对常见ADC的配置方法，并给出了详细的注释，易于代码的理解，只需针对自己的实际情况稍加修改便可直接使用
2019-12-21 20:56:28
3KB
1
基于FPGA的奇偶校验码，低密度奇偶校验码 (LDPC)是一种特殊的具有稀疏的奇偶校验矩阵的线性纠错码。本课题从理论和硬件实现两方面对LDPC码进行讨论研究,最后完成LDPC码的编码设计。它的直接编码运算量较大,通常具有码长的二次方复杂度.为此,利用有效的校验矩阵 ,来降低编码的复杂度 ,同时研究利用大规模集成电路实现LDPC码的编码，在QuartusⅡ开发平台上，应用VHDL语言实现了有效的编码过程,为LDPC码的硬件实现和实际应用提供依据。
2019-12-21 20:50:17
15KB
1
基于FPGA的JPEG图像压缩芯片设计 -FPGA-based JPEG image compression chip design
2019-12-21 20:12:19
101KB
1