目 录 1引言 6 2 SPI简介 6 2.1 SPI协议和工作原理 6 2.2波特率 7 3 模块设计 7 3.1 顶层模块RTL综合 7 3.2波特率发生器模块 8 3.3 SDO数据发送模块 9 3.4 SDI数据接收模块 10 3.5 数码管显示模块 11 4 实验验证 12 4.1实验验证方案选择 12 4.2实验现象 12 5 结论与问题讨论 12 5.1完成设计要求的程度 12 5.2遇到的问题及解决方法 13 5.3存在的不足及改进思路 13 5.4心得体会 13 参考文献 14
2021-12-23 14:00:56 303KB SPI 同步串行通讯 Quartus DE2板
1
摩斯电码是非常经典的一种时通时断的信号代码,它是根据点和横排列顺序的差异表达不同的英文字母、数字以及某些标点符号。论文以Verilog HDL语言为硬件描述语言,运用Altera DE2实验开发板,使用按键进行摩斯电码的输入,根据按键时长不同识别出“.”和“-”,然后对电码进行译码,并显示到实验板的液晶屏上。设计中加入了不同的LED灯来辅助辨别按键时长、是否完成一个字母的输入,以及辅助判断输入是否有误。测试发现,该译码器输出结果正确,实现了预设功能。
2021-12-21 22:47:05 1.55MB 摩斯电码; 译码器; Altera DE2;
1
在alter fpga 开发板DE2上实现MP3播放
2021-12-19 19:21:38 1.71MB DE2 SD卡 MP3
1
FPGA与SOPC设计教程:DE2实践 西安电子科技大学出版社
2021-12-18 20:56:46 10.36MB FPGA SOPC CUP设计
1
用DE2做的电话计费系统,是电子应用技术的课程设计
2021-12-16 13:13:02 119KB 电话计费器 DE2
1
DE2-115 System Builder —— 专门为 DE2-115 开发板所设计的一套强大软件工具。这套工具可以帮助使用者轻松建立符合 DE2-115 开发板的 Quartus II 项目。使用者只须专注于自己的逻辑设计,DE2-115 System Builder 即会直接以 DE2-115 开发板产生相应的 top-level design file、pin assignment 以及 I/Ostandard 设定。除此之外,通过 DE2-115 System Builder 的 GPIO 和 HSMC connectors,你还可以选择各种与 DE2-115 搭配使用的子板。
2021-12-15 16:39:46 27.55MB DE2_115
1
DE2-115实战宝典例子
2021-12-15 15:49:53 36.99MB FPGA
1
基于VHDL和DE2开发板的数字钟代码,数电课设大作业,完全可以直接用,连PINS都设定好了呦亲~~
2021-12-14 11:48:40 1.24MB VHDL DE2开发板 数字钟 数电课设
1
quartus工程文件,包含verilog代码
2021-12-07 17:23:38 356.01MB eda de2实验 quartus verilog
1
Altera DE2_ControlPanel_v2.0.3.zip DE2-35开发板的控制面板程序,可以用来测试开发板各个功能是否正常,在Win7 64bit系统中测试正常。
2021-12-07 16:10:59 4.96MB altera fpga de2 开发板
1