74LS90+74LS163+74LS138汽车尾灯控制电路Multisim仿真实例
2021-04-25 14:06:28
876KB
proteus8.6：译码器74LS138和门电路设计一个全加器
全加器英语名称为full-adder，是用门电路实现两个二进制数相加并求出和的组合线路，称为一位全加器。一位全加器可以处理低位进位，并输出本位加法进位。多个一位全加器进行级联可以得到多位全加器。
2021-04-21 14:11:10
7KB
1
注意：先按快捷键Ctrl+K让时钟自动跳动！！！
利用logisim软件完成简易秒表设计。
要求：
1、具有时钟源产生1S的信号
2、能够通过数码管显示，显示最大值为59，具有时间暂停功能
3、能够通过按键清除上次计数时间值
2021-04-08 14:08:31
107KB
1
74LS138译码器应用，仿真实例，现成调用封装使用，可运行的仿真电路图和调好的程序，开箱即用。适用于教学案例、毕业设计、电子设计比赛、出书项目实例，实际设计、个人DIY参考。
已调试好，proteus直接可以运行看效果
2021-03-23 22:08:36
26KB
本压缩包包括一份存储器与CPU连接的作业，作业形式为ppt,word。另外添加了20套与存储器有关的试卷附有答案，作业内容如下：
某系统CPU地址总线20条，数据总线8条，存储器系统由8KB的ROM（用2K*8位的2716芯片）和1KB的RAM（用1K*4位的2142芯片）组成，译码器采用74LS138。要求：
画出CPU和存储器的连接图（采用全译码方式）；
确定地址范围（ROM处于低地址，RAM处于高地址）；
利用下列规范的逻辑电路符号表示（见附录）
用Powerpoint做出演示电子版，两页，一页连接图，另一页为地址范围。
2020-01-05 00:24:36
4.04MB
1