（1） 频率测量范围：1Hz~10kHz。 （2） 数字显示位数：四位静态十进制计数显示被测信号的频率。

使用51单片机实现的简易数字频率计仿真设计 包含程序Proteus仿真文件

设计一个数字显示的频率计。要求如下： 1. 测量频率采用4位LED数码管显示。 2. 频率测量范围1Hz~1MHz。 3. 分辨率：1Hz。 4. 输入信号波形：正弦波、方波、三角波。 5. 输入信号幅度：0.5~5V。 6. 量程选择：×1、×10、×100三档。 频率计测量功能可通过按键手动控制，每按一次测量按键，频率计测量一次输入波形的频率，并能保持显示本次测量的频率值；也可以按一定时间间隔自动测量输入波形的频率，并进行保持显示。

基于Quartus II 6.1 (32-Bit)设计VHDL语言数字频率计综合设计（结合数码管显示）

数字频率计（EDA课程设计）简易数字频率计课程设计 数字频率计 EDA课程设计用的 和开发箱结合用的

我自己花了不少时间写的，包括仿真电路图，以及程序源代码！

频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。通常情况下计算每秒内待测信号的脉冲个数，此时我们称闸门时间为1秒。闸门时间也可以大于或小于一秒。闸门时间越长，得到的频率值就越准确，但闸门时间越长则没测一次频率的间隔就越长。闸门时间越短，测的频率值刷新就越快，但测得的频率精度就受影响。 　　随着现代科学技术的发展，频率及时间的测量以及它们的控制技术在科学技术各领域，特别是在计量学、电子技术、信息科学、通信、天文和电子仪器等领域占有越来越重要的地位。从国际发展的趋势上看，频率标准的准确度和稳定度提高得非常快，几乎是每隔6至8年就提高一个数量级。本系统采用DSP的数

基于FPGA数字频率计的设计与实现，有完整的仿真结果实验，板子介绍，功能介绍，功能实现等等。使用Verilog语言，对各项技术也有详细的介绍

做结课课程设计时找的资料，自己做的时候数字频率器显示比较好，此资料可做相关参考。内含Multisim仿真，我自己做的时候用的是protues仿真，都可以。

设计性实验 实验一、数字频率计的设计 二、实验内容 本次实验要求设计一个数字频率计，频率测量范围为1Hz~50MHz，采用100MHz的基准时钟。刷新时间不大于2秒（最长2秒刷新一次频率显示）。功能示意框图如图3-1： 图3-1 数字频率计功能示意图 三、实验提示 本次实验要求设计一个数字频率计，对输入频率进行测量。根据实验的要求，频率测量的范围为1Hz~50MHz，跨度较大，考虑到若完全输出至少需要8位，位数较多，因此可考虑分档显示，用三到四位显示数值，一位显示档位。 本实验要实现一个数字频率计，核心部分是要实现一个脉冲计数器，对输入脉冲进行计数，然后再转化输出。由于需要测量的最小频率为1Hz，可以考虑使用一个频率为0.5Hz的门控信号，让它在高电平期间计数被测信号的上升沿，对于0.5Hz的门控信号而言，它的每个高电平持续时间为1秒，被测信号上升沿的数目即为待测信号的频率。 考虑本次实验的基准时钟为100MHz，因此必须分频到0.5Hz才能完成计数被测信号上升沿的功能，因此要让基准时钟通过加一个分频器以得到0.5Hz的门控信号。 题目指标要求刷新时间不大于2秒，可以在前次计数结束后，即门控信号为低电平期间将计数值清零，计数器停止计数。当门控信号的上升沿来时，计数器进入下一次计数，这样刷新时间为2秒，符合设计要求。 对于显示模块的实现，由实验版的电路图中看可发现在控制数码管显示只有一个4511去控制，则一次只能显示一个数码，因此如何实现多位的显示，是本模块实现的关键。