提出了一种三段式变步长电导增量算法,通过设定步长调整系数的上、下限阈值,将工作步长分为三种模式,保证了在光照强度剧烈变化的情况下,系统仍能以较大步长运行,避免了传统电导增量法动态响应速度慢的问题。仿真结果表明,该算法可将系统的动态响应时间缩短至5~6 ms,且最大功率点附近的功率振荡明显减弱,系统的功率损失降低,跟踪精度得到提高。
2021-04-07 13:32:27 5.75MB 光学器件 光伏阵列 最大功率 电导增量
1
大二数电课程设计,带报告
2021-03-27 20:19:32 453KB verilog 数字逻辑电路 状态机
1
都说状态机三段式的好,但是网上的资料几乎都是一段揉进去 自己写了个EEPROM的verilog三段式代码 用VCS做的仿真 DVE看的波形
2021-02-03 16:44:41 13KB I2C总线 EEPROM 状态机 verilog
1
针对提高DC-BANK系统对变频器抗"晃电"现象时的供电可靠性,实现DC-BANK系统中蓄电池高效、无损、快速的充电目标,设计了基于单片机控制的三段式充电方案。该方案中单片机采样蓄电池的电流、电压和温度信号,经过处理,输出控制信号,控制三相可控硅整流,完成对蓄电池的智能充电。通过充电系统硬件电路的设计和软件的编程,采集实际应用数据,该方案可以在十个小时以内将电池充满到90%的电量,完全能够保证在需要时为变频器提供直流不间断电源的支撑。
2021-01-29 14:10:26 686KB DC-BANK; 蓄电池; 三段式充电; 管理
1
状态机verilog源码参考模板(一、二、三段式+二进制码、读热码) + 参考资料 源码有详细注解,非常好的状态机学习和编码资料
2019-12-21 22:09:26 1.97MB 状态机 verilog
1
FPGA 交通灯 设计(基于Basys2设计,使用者只需移植到板子上即可使用,三段式状态机编写)
2019-12-21 21:33:03 770KB FPGA 交通灯
1