包含“静态时序分析(Static_Timing_Analysis)基础及应用.pdf“、“静态时序分析STA.pdf”、“系统设计中时钟、时序相关问题.pdf”
2021-10-15 21:53:19 1.61MB STA 数字IC设计 数字电路
1
解 决 FPGA 时 序 问 题 的 三大要点
2021-10-15 19:58:48 181KB 解决FPGA时序问题的三大要点
1
在P4D项目(Springdale-G/PE)中, 主要看System ddr Data 和Strobe信号的时序质量是否满足规范要求.
2021-10-14 17:45:38 1.5MB 时序测试
1
FPGA的培训教程,主要讲FPGA的时序收敛
2021-10-14 14:26:31 3.09MB FPGA 时序收敛
1
比较详尽的阐述了FPGA中时序分析的基本原理,时序分析模型。图文并茂的说明了时序分析中用的基本概念如(Launch / latch edges、Setup/hold times、 Data /clock arrival time、Data required time等等),为后续的 第二篇:使用Quartus II Timequest时序分析器约束分析设计 第三篇:Quartus II时序优化策略篇奠定坚实的基础。
2021-10-14 14:10:30 1.14MB FPGA时序分析
1
Eclipse导出类图时序图,亲测 有效,最新版eclipse也可用 网上找的最新的也是16年的,比较老,或许因为eclipse比较新,不能用 这个亲测有效 详细安装截图
2021-10-14 12:52:09 2.03MB Eclipse;类图
1
用proteus实现的模型机仿真,微程序实现,内含说明文档及操作说明
1
FPGA altera时序约束官方资料整理,齐全
2021-10-13 19:04:29 8.26MB fpga/cpld
1
时序信息阅读—DC综合后处理.pdf
2021-10-12 00:39:57 859KB 时序信息阅读—DC综合后处理.p
1
DDR SDRAM原理时序pdf,DDR SDRAM 全称为Double Data Rate SDRAM,中文名为“双倍数据流SDRAM”。DDRSDRAM 在原有的SDRAM 的基础上改进而来。也正因为如此,DDR 能够凭借着转产成本优势来打败昔日的对手RDRAM,成为当今的主流。由于SDRAM 的结构与操作在上文已有详细阐述,所以本文只着重讲讲DDR 的原理和DDR SDRAM 相对于传统SDRAM(又称SDR SDRAM)的不同。
2021-10-11 21:23:19 2.29MB FPGA
1