Altera DE2开发板自带的代码，非DEBUG模式程序下完了原来的代码就没了，需要的同学下载一下吧

新起点FPGA开发指南-由正点原子出品,我对里面部分章节进行了标记,书签做了顺序调整,FPGA入门比较合适

使用QUARTUS_II做FPGA开发

本光盘是《Xilinx FPGA开发实用教程（第2版）》一书的配书光盘，内容包括了书中第2章、第4章、第6章到第10章所有设计案例的完整工程文件。 本书由徐文波 田耘 编著 清华大学出版社出版 2012年7月第二版 压缩包大小23.6兆，解压后大小为99.6兆，占用空间106兆 本光盘根目录下有7个文件夹，文件夹的内容和含义说明如下： 1. chapt2文件夹中的内容为书中第2章完整的工程文件，包括2个子文件夹： （1） exp2_29：例2-29对应的文件； （2） exp2_30：例2-30对应的文件。 2. chapt4文件夹中的内容为书中第4章完整的工程文件，包括4个子文件夹： （1） exp4_1：例4-1对应的文件； （2） exp4_2：例4-2对应的文件； （3） exp4_6：例4-6对应的文件； （4） exp4_7：例4-7对应的文件。 3. chapt6文件夹中的内容为书中第6章完整的工程文件，包括10个子文件夹： （1） exp6_1：例6-1对应的文件； （2） exp6_2：例6-2对应的文件； （3） exp6_6：例6-6对应的文件； （4） exp6_8：例6-8对应的文件； （5） exp6_8_matlab：例6-8对应的matlab文件； （6） exp6_9：例6-9对应的文件； （7） exp6_12：例6-12对应的文件； （8） exp6_13：例6-13对应的文件； （9） exp6_18：例6-18对应的文件； （10） exp6_Uart：UART接口开发实例。 4. chapt7文件夹中的内容为书中第7章完整的工程文件，包括2个子文件夹： （1） exp_sdk_C_code：包括4个子文件夹： led_cpp：LED代码； uart_cpp：串口代码； intc_uart：中断和串口联合的代码； timer_intc：定时器和中断联合的代码。 （2） exp7_2：例7-2对应的文件。 5. chapt8文件夹中的内容为书中第8章完整的工程文件，包括6个子文件夹： （1） exp8_1：例8-1对应的文件； （2） exp8_2：例8-2对应的文件； （3） exp8_3：例8-3对应的文件； （4） exp8_4：例8-4对应的文件； （5） exp8_5：例8-5对应的文件； （6） exp8_hwcosim：硬件协仿真的例子。 6. chapt9文件夹中的内容为书中第9章完整的工程文件，包括5个子文件夹： （1） exp9_1：例9-1对应的文件； （2） exp9_2：例9-2对应的文件； （3） exp9_3：例9-3对应的文件； （4） exp9_4：例9-4对应的文件； （5） exp9_5：例9-5对应的文件。 7. chapt10文件夹中的内容为书中第10章完整的工程文件，包括1个子文件夹： （1） exp10_1：例10-1对应的文件； （2） xapp869：Xilinx PCI-E参考文档。 二、运行环境 本光盘的所有程序在以下环境调试通过： （1）Windows XP； （2）Xilinx ISE Design Suite 13.2 for windows； 更详细的信息可以参考本教材中实验部分的相关说明。 三、注意事项 （1）运行这些程序前请详细阅读本教程中相关实验部分说明； （2）部分实验清理了综合与实现所产生的相关文件以节省空间，读者重新运行即可。 （3）在使用光盘的程序时，请将程序拷贝到硬盘上，并去除文件的只读属性； （4）需要说明的是，当在本地电脑上运行例子时，根据例子所运行的目录，对例子中的一些目录路径进行适当的修改。

​Spartan6 战神3 FPGA开发板底板ALTIUM设计硬件原理图+PCB+AD集成封装库, 封装库器件型号列表如下： Component Count : 85 Component Name ----------------------------------------------- 0402 0603 0603D 0805 0805D 1206 1206R ALARM ALARM - duplicate b0805 BGA84C80P15X9_1250X800X120 BGA96CDDR3 C10X8 CE CY5.2X3.4 CY5032 DC2.5 DC5.0 DC031A DIP4T DPY_4_1 DPY_4_2 HDR1X2 HDR1X3 HEADER1X4 HEADER1X6 HEADER2X2X2.5 HEADER2X3X2.5T HEADER2X5-2.0 HEADER2X5X2.5 HEADER5X2X2.0T HEADER7X2X2.0 HEADER7X2X2.5 HEADER8X3X2.54 HEADER10X1X3.5 HEADER10X2X2.5 HEADER20X2X2.0 HEADER20X2X2.0T HEADER20X2X2.5 HEADER20X2X2.5T HR911105A INDP7465X30N LD8 LD10 LD12 LED-M LQFP48 PCBComponent_1 - duplicate PCBComponent_1 - duplicate1 PCBComponent_1 - duplicate2 PCBComponent_1 - duplicate3 PQFP-G32 PS2-6 puulogo PWR5-2.5 Q9_BNC QFN_40 QFN16 QFN40 RCA SDKA-X SOIC8N SON SOP8 SOP16W SOP16W1 SOP127P600-8N SOT-23 SOT-23-5 SOT-23AS SOT-223 SSOP28 SW-3X9 SW-4-SM SW1-2-3 SW8X8 SW123 TF24-37 TFT32QVT TQ144 TQFP32 TQFP44 USB_MINI VGA-15 Y5X7

Spartan6 战神3 FPGA开发板底板ALTIUM设计硬件原理图+PCB+AD集成封装库,硬件2层板设计，大小为125*75mm,包括完整的原理图和PCB文件，可以做为你的学习设计参考，底板器件原理图库封型号如下： Library Component Count : 20 Name Description ---------------------------------------------------------------------------------------------------- 24LCXX 74HC595 ALARM Cap Capacitor Cap2 Polarized Capacitor (Surface Mount) DC DC Fuse 2 Fuse HEADER2 HEADER20X2 HEADER20X2 LEDR LM1117XX LM1117XX PNP PS2-6 Res 1K Res1 Resistor SD SW-SPST Single-Pole, Single-Throw Switch SW123 VGA-15 dpy_4 PCB封装库如下： Component Count : 20 Component Name ----------------------------------------------- 0603 0805 1206 1206R ALARM b0805 DC5.0 DPY_4_1 HDR1X2 HEADER20X2X2.0 HEADER20X2X2.5 PS2-6 SDKA-X SOP8 SOP16W SOT-23AS SOT-223 SW-4-SM SW123 VGA-15

Spartan6 FPGA开发板底板ALTIUM设计硬件原理图+PCB+核心板及外围模块PDF原理图文件: CLOCK.SchDoc CORE.Harness CORE.SchDoc FUNCTION.Harness FUNCTION.SchDoc GPIO.Harness GPIO.SchDoc POWER.SchDoc SP6Dark.pcbdoc Sp6_Dark_Genius.csv Sp6_Dark_Genius.pdf SP6_Dark_Genius.SchDoc SP6_Dark_Mars2.SchDoc SP6_Dark_Mars3.SchDoc Sp6_Dark_MarsG3.IntLib Sp6_Dark_MarsG3.pdf Sp6_Dark_MarsG3.PrjPCB Spartan6 FPGA开发板底板ALTIUM设计硬件原理图+PCB+封装库文件.zip Spartan6 FPGA底板PDF格式.pdf Spartan6 FPGA底板元件库.IntLib Spartan6 FPGA核心板PDF格式.pdf 通用标准外扩模块-100M网卡.pdf 通用标准外扩模块-ADCDAC.pdf 通用标准外扩模块-TFT32.pdf 通用标准外扩模块-USB2_0通信及数据采集.pdf 通用标准外扩模块-Video.pdf

1、设计要求基于小脚丫FPGA开发板和四位数码管实现数字时钟的设计，要求: 1)采用FPGA+按键+四位数码管实现数字时钟功能； 2)时间显示格式:XX:XX:XX (时:分:秒)，采用24小时制； 3)四位数码管显示时分秒，可以通过按键控制选择显示时分界面还是分秒界面。 4)通过按键设定初始时间。 5)设置在整点12点时，通过蜂鸣器响示意整点报时。蜂鸣器响维持大概5S； 2、硬件连接FPGA的系统时钟来自于小脚丫FPGA开发板配置的24MHz时钟晶振，连接FPGA的C1引脚。 本设计用到五个个按键K1~K5，硬件设计如图1所示，五个按键分别连接到FPGA的B8、C8、A10、A11和A12引脚。 图1. 按键硬件设计 本设计用到一个蜂鸣器来示意整点报时，硬件设计如图1所示，蜂鸣器连接到FPGA的B2引脚。 图2. 蜂鸣器硬件设计 本设计用到四位数码管来显示时间，四位数码管用两个74HC595驱动，硬件设计如图1所示，74HC595的串行时钟SCK、并行时钟RCK和串行数据DIN分别连接到FPGA的N2、M1和K1引脚上。 图3. 数码管驱动74HC595硬件设计 3、工作原理1)使用计数器做分频处理，得到周期为1秒的脉冲信号； 2)使用三个8bit的BCD码表示时钟、分钟、秒钟的值，其中高4bit表示值的十位，低4bit表示值的个位； 3)正常运行时，每来一个1S脉冲信号个位加1，个位满10清零同时十位加1，当秒钟满60清零同时分钟个位加1，依次进行...直到23:59:59的下一刻全部清零； 4)按键K5，模式调节，设计共分4中模式（分秒显示、分秒调节、时分显示、时分调节），按动K5依次切换模式； 5)按键K2，时间调节，当数字时钟在时针调节、分针调节或秒针调节模式时，按动K2调节对应时间位； 6)在调时分和调分秒两个状态，可以通过K4和K2键分别左移右移要调整的位，要调整的位会通过对应位的闪烁来示意。通过K4和 K2左右移动选择好要调整的位以后，就可以通过K1和K3来增大或调小对应的位； 4、代码设计为了实现所需要的功能，我们将整个设计划分不同的模块，如图4所示。 图4. 数字时钟程序设计框架 4.1五位按键消抖模块 图5. 五位按键消抖模块 Ø输入:五位的按键电平信息输入 Ø输出:五位消抖后的脉冲输出 Ø功能:将按键按下一次的电平信号，经过消抖后变成一个维持一个时钟周期的脉冲信号； Ø原理: 图6. 按键抖动特性 FPGA过20ms检测按键是否按下，存储检测到的值，并且按位取反与前一个20ms检测的值相与，得到一个值，如果为1，则判断按键按下，否则则无按下。 图7. FPGA按键的理解示意图 4.2电子表显示控制模块。 图8. 电子表显示控制模块 Ø输入:五位的按键脉冲 Ø输出:十六位的BCD码输出，每四个代表一个十进制数； Ø原理:四位的位闪烁控制信号。某一位为一代表这位对应的数码管的一位进行闪烁显示。（在调整状态下，会让当前调整的哪一位进行闪烁。正常显示状态下seg_flash_data全为零）； Ø功能:主要就是一个状态机，通过检查输入的按键信息，进行显示状态切换，时间调整。四个状态分别为:显示分秒，调分秒，时分显示，调时分；当K5按键按下（key_pulse[4]）时依次跳转，如图9所示。 图 9. 数字时钟状态控制设计 4.3数码管译码模块 图10. 数码管译码模块 Ø输入:四位的BCD码数据 Ø输出:八位的七段数码数据 Ø功能:一个case语句，将输入的四位BCD码转化为七段数码数据； Ø原理:数码管分为共阳极数码管和共阴极数码管。共阳数码管是指将所有发光二极管的阳极接到一起形成公共阳极(COM)的数码管，共阳极（COM）需接+5V才能使其工作。共阴数码管是指将所有发光二极管的阴极接到一起形成公共阴极(COM)的数码，共阴极（COM）需接GND才能使其工作。小脚丫拓展板上的数码管如下图所示: 图11. 数码管内部电路 共阴极数码管: 位选为低电平（即0）选中数码管；各段选为高电平（即接+5V时）选中各数码段；由0到f的编码为: 4.4四位数码管显示控制模块。 图12. 数码管显示控制模块 Ø输入:四个八位的七段数码管数据和位闪烁控制信号seg_flash_data. Ø输出:需要串行输出给74HC595的十六位数据； Ø功能:模块就是循环的将四位七段数码数据，组合一个十六位的输出数据； 4.5 74HC595驱动功能模块 图13. 74HC595驱动功能模块 Ø输入:十六位的位选段选数据。 1)duan_wei_data[13:0]分别对应: 2)[ X,X,H+,H-,DIG4,DIG3,DIG2,DIG1,DP,G,F,E,D,C,B,A] ; Ø输出:SPI接口输出，串行输出十六位位选段选信号； Ø

该文件包含了很多代码，例如：FPGA驱动数码管、vag、SRAM模块

21EDA Altera FPGA的原理图 EP2C5_EP2C8 FPGA开发板原理图. ... fpga , 原理图 EP2C5_EP2C8 FPGA开发板原理图.pdf 91.74 KB, 下载次数: 6 , 下载积分: 资产 -2 信元, 下载支出 2 信元 Altera FPGA原理图