在本例程中,在 PL 端设计了 1 个 4KB(位宽 32,深度 1024)的 BRAM。首先, PS 通过 M_AXI_GP 口向 BRAM 中 1024 个地址依次存入 1024 个 32 位的数据。 PS 每向 BRAM 完成写入 1 个 32 位数据后通过 AXI GPIO 输出 1 个 上升沿信号, PL 捕获上升沿后立即将 PS 写入的 32 位数据读出,然后加 2,再存入原地址中。存储完成后, PL 通 过 AXI GPIO 向 PS 输入 1 个翻转信号,每翻转 1 次, AXI GPIO 便向 PS 触发 1 次中断。 PS 触发中断后,再从 BRAM中读出该数据,判断是否被加了 2,若不一致,则报错。
2021-04-28 12:45:09 57.06MB ZYNQ BRAM PS PL
1
UG1144 - PetaLinux 工具文档:参考指南 (中文版) (v2019.1),中文版可以很容易的阅读配置对ZYNQ进行linux开发
2021-04-28 10:36:27 893KB PetaLinux UG1144中文版 ZYNQ
1
里面是zc706开发板的原理图,很详细,原版的,xilinx zynq zc706
2021-04-27 16:13:13 2.15MB xilinx zynq zc706 fpga
1
zynq7035下pcie nvme硬盘接口实现,包括硬件设计软件设计,用于各种工程项目,放心使用(已工程验证)。
2021-04-27 15:18:39 2.32MB vivado2018 nvme pcie zynq7
1
ZYNQ_XC7Z020-484I1芯片原理图,需要参考的可以下载看看
2021-04-27 08:20:31 4.96MB ZYNQ
1
Ubuntu 14/16/18均可使用的 vivado 2015.4 license,辛苦找了好久,现回馈论坛。 Vivado 2015.4是最常用、最稳定的版本之一,Zynq设计必备。
2021-04-26 17:42:58 3KB Vivado 2015. Zynq Ubuntu
1
本工程是用ZYNQ7000系列搭建了一个VDMA系统,并用这个系统对OV5640进行采集,通过HDMI接口投射到显示屏上。这个文件包含了整体工程,通过一个word文档进行了一些基本的介绍,比如介绍了搭建VDMA的连线规则、很详细的SCCB图解时序等。
2021-04-26 08:07:37 74.48MB ZYNQ OV5640 VDMA HDMI
1
ZYNQ_XC7Z020-1CLG484I原理图,嵌入式开发。
2021-04-25 23:43:15 633KB 嵌入式
1
UltraZed原理图,基于Zynq UltraScale+ MPSoC,ZU3EG芯片设计,非常具有参考意义!!
2021-04-25 16:35:27 8.72MB Zynq UltraScale+
1
主要用来解决米尔7020开发板的flash烧录问题和应用程序写入emmc
2021-04-24 20:00:36 614KB ZYNQ
1