当今的数字信号处理（DSP）技术主要由 DSP 处理器来构成．尽管 DSP 处理器具有通过软件设计能实 现不同功能的灵活性‚但其硬件结构的不可变性导致了其总线的不可变性以及其循序执行的 CPU 结构‚ 使其在结构化设计和数据处理的速度上发展受到很大限制［1］．随着现场可编程门阵列（FPGA）器件工艺 技术的发展、集成度的提高和价格成本的下降‚设计人员有了新的选择．FPGA 中具有丰富的内部逻辑单 元阵列和连线资源‚这种器件内部一般都内嵌有可配置的高速 RAM、PLL、LVDS、LVTTL 以及硬件乘法 累加器等‚有的还直接内嵌 DSP 功能模块‚这些特性使 FPGA 可以方便地构成各种数字信号处理器．用 FPGA 来实现数字信号处理可以很好地解决并行性和速度的问题‚克服了使用 DSP 处理器实现时的不 足‚而且其灵活的现场可配置特性‚使得 FPGA 构成的数字信号处理系统非常易于修改、测试及硬件升 级． 传统的在 FPGA 进行 DSP 算法实现的方法是首先用软件编程语言（C‚C＋＋‚M 语言等）在系统仿真 工具中完成系统算法的设计及仿真‚再在 FPGA 中用硬件描述语言将其描述出来‚这种方法是非常费时 费力的．本文研究一种利用 Matlab／Simulink 下的 DSP Builder 工具来实现双三次插值算法建模‚并在 FPGA 中实现此算法的快捷有效设计方法

本程序用Verilog语言在FPGA上实现了等精度测频，精度极高

异步FIFO及FPGA实现 学习FIFO很好的材料

该资源是杜勇老师的《数字调制解调技术的MATLAB与FPGA实现——AlteraVerilog版》一书的参考代码，用到的软件是quartus，语言是verilog，做ASK、FSK、PSK等研究的可以参考。

基于多载波扩频通信的Rake接收机的FPGA实现，卢宏刚，于厚刚，由于移动环境的复杂性,无线信号在发送传输和接收过程中有很明显的衰落现象,特别是在高频无线通信中，多径衰落或频率选择性衰落对�

采用DSPbuilder实现上述调制，涵盖详细设计图和参数。

里面包含.V .M 代码，以及相应的文档

FPGA 实现 DDS 正弦波、方波、三角波发生器 Verilog 程序（已验证）Quartus工程文件。 鉴于上次传的只有Verilog代码，怕对于像半年前的我一样的初学者仍然会遇到很大困难，现特把本人课程设计的整个Quartus工程文件一并上传，希望有用。用时只需用Quartus打开工程文件即可编译运行，频率可达16M没问题 FPGA DDS 信号发生器 Quartus工程文件 Verilog

伪随机数发生器的FPGA实现与研究

用fpga 实现图形算法的硬件加速设计 有源码,能直接用