基于DSP_Builder的双三次插值算法FPGA实现的研究_谢然.pdf

当今的数字信号处理（DSP）技术主要由 DSP 处理器来构成．尽管 DSP 处理器具有通过软件设计能实 现不同功能的灵活性‚但其硬件结构的不可变性导致了其总线的不可变性以及其循序执行的 CPU 结构‚ 使其在结构化设计和数据处理的速度上发展受到很大限制［1］．随着现场可编程门阵列（FPGA）器件工艺 技术的发展、集成度的提高和价格成本的下降‚设计人员有了新的选择．FPGA 中具有丰富的内部逻辑单 元阵列和连线资源‚这种器件内部一般都内嵌有可配置的高速 RAM、PLL、LVDS、LVTTL 以及硬件乘法 累加器等‚有的还直接内嵌 DSP 功能模块‚这些特性使 FPGA 可以方便地构成各种数字信号处理器．用 FPGA 来实现数字信号处理可以很好地解决并行性和速度的问题‚克服了使用 DSP 处理器实现时的不 足‚而且其灵活的现场可配置特性‚使得 FPGA 构成的数字信号处理系统非常易于修改、测试及硬件升 级． 传统的在 FPGA 进行 DSP 算法实现的方法是首先用软件编程语言（C‚C＋＋‚M 语言等）在系统仿真 工具中完成系统算法的设计及仿真‚再在 FPGA 中用硬件描述语言将其描述出来‚这种方法是非常费时 费力的．本文研究一种利用 Matlab／Simulink 下的 DSP Builder 工具来实现双三次插值算法建模‚并在 FPGA 中实现此算法的快捷有效设计方法