图 1 为龙芯原始 PMON 初始化的代码流程，其中 C语言环境代码没有详细展开，事实上 C 语言的比重比汇编代码多很多。但是汇编代码的篇幅确实也是不小，这样对阅读代码有很大的障碍。粗略估算了一下，现有代码中，汇编能占到 1.5-2 万行。   现有的代码汇编风格并不是很好，有些代码甚至难以让人读懂。所以将代码结构从新整理是很有必要的。   总体上的思想是将 C 语言环境尽快搭建起来，让汇编代码压缩的最小。并且将所有的初始化变成模块，用树形结构来搭建 BIOS 启动的流程。配置信息类似于表的方式存在，今后在开机上电后龙芯 BIOS 也可以自检，如果当前主板配置和默认配置不匹配，那么将配置文件读入，进而使用配置文件的值来初始化。搭建 C 语言环境可以使用 CAR 技术，CAR 是 Cache As RAM 的缩写。C 语言运行需要栈，在初始化初期，内存不可用，如果想在该阶段使用 C 环境，那么可以使用 cache 作为栈，龙芯平台上可以将 cache 锁定，不让 cache 内容被交换出去，这样就可以让 cache 当做 RAM 来使用。

本控制器带有16路采集和16路继电器输出。因灵活的使用方式被客户广泛的使用在各个行业及领域。同时带有二次开发协议，方便客户集成到自己的系统中。可以用485接口通过MODBUS RTU命令控制.方便在标准的触摸屏及组态软件等系统中应用。

24路modbus RTU带采集控制器协议说明

• MCU要求： −CPU: >80MHz, FLASH >512K, RAM>64K，FPU • 通讯接口: −CAN:1~3路 − 以太网 −LIN:1~3 • AUTOSAR • 功能安全： −ASIL-C或ASIL-D

Xilinx FPGA工程例子源码 VERILOG设计源码78个合集： 1024点FFT快速傅立叶变换.zip AD7266的Verilog驱动程序.zip BOOTLOADER (基于Platform Flash).rar ChipScope使用示例.zip DDR SDRAM控制器verilog代码.zip DDR SDRAM控制器参考设计VHDL.zip DDR2 Controller.zip EDK9.1嵌入式开发实验代码.zip EDK中PS2自定义IP.zip FFT变换的IP核的源代码.zip FM收音机的解码及控制器VHDL语言实现.zip FPGA实现CAN总线控制器源码.rar FPGA语音通信平台设计实例.zip IP camera的开源系统.zip LCD IP CORE.zip LCD12864 在Spartan-3E实现代码.zip PCI Express IP核应用参考设计.zip PCI Express标准概述.zip PCIE DMA例子.zip PCI总线IP核(华为的商用).zip PCI的核.zip PICOBLAZE控制LCD1602的源码.zip PS2键盘控制程序.zip Sparten3E的EDK实验.zip System Generator的设计实例.rar The SDRAM controller is designed for the Virtex V300bg432-6.zip ucos_ii 在microblaze平台上的移植.zip USB IP核.zip USB2.0 IP核源代码.zip USB大容量存储开发板CPLD代码.zip USB接口应用系统设计实例.zip USB接口控制器参考设计VHDL代码(Xilinx).zip USB通信全套资料.zip Verilog实现闰年的判断(ISE8.21中调试通过).zip Verilog编写的信道估计.zip Verilog编写的基于SPARTAN板的VGA接口显示程序.zip VGA显示IP核（包括驱动）.zip VHDL实现对图像的采集和压缩.zip VHDL编写的PCI代码(PCI2.2兼容).zip xilinx 3s400开发板厂家光盘源码(按键防抖动).zip Xilinx DDR2存储器接口调试代码.rar Xilinx DDR3最新VHDL代码(通过调试).rar Xilinx EDK工程一例MicroBlaze内置USB固件程序.rar Xilinx EDK设计试验.rar Xilinx ISE9.x FPGA_CPLD设计指南(原书光盘上的源码).zip Xilinx Sdram 参考设计：含Verilog和VHDL版本级详细说明文档.rar Xilinx SPARTAN-3E入门开发板实例.zip Xilinx sparten3E 键盘和开发板的通信和LCD的字符显示.zip Xilinx spratan3 xcs100E(VGA PS2).zip Xilinx TCP_IP协议实现.rar Xilinx 公司BASYs开发板自带的Demo程序.zip Xilinx 公司的加法器核.rar Xilinx 官方网站提供的一个利用DCT进行图像压缩的设计参考.rar Xilinx 提供的频率发生器的VHDL源码.zip Xilinx 提供的高速多状态编码8b_10b编码器.zip Xilinx 的Basys板VGA显示图片原码.zip Xilinx 的I2C工程.zip Xilinx 的IP：1024点FFT快速傅立叶变换.rar Xilinx 的用于设计SMBus控制器的源程序.zip Xilinx 高级试验的代码.rar Xilinx.CPLD源码参考设计.zip 兼容opencores.org的I2C slave的RTL代码.zip 在FPGACPLD中实现AD或DA的文章(英文Verilog).zip 在FPGA上实现CRC算法的程序.zip 基于FPGA_CPLD和USB技术的无损图像采集卡.zip 基于FPGA实时处理的双目测距系统.zip 基于Spartan3E的串口调试和检测程序.rar 基于Spartan3火龙刀系列FPGA开发板制作的VGA实验例程.rar 基于XILINX的SPARTAN板的VGA接口显示程序.rar 基于XILINX的XC3系列FPGA的VGA控制器的VHDL源程序.rar 实现在Sparton-3E板卡上的按键及开关的控制.zip 实现基于spartan3与CAN总线连接后的的汽车时速的模拟仿真.zip 扩频接收机设计实例.zip 摄像头的硬件函数(IP核).zip 用FPGA实现数字锁相环.zip 用FPGA模拟VGA时序,PS_2总线的键盘接口VHDL源

Bladed外部控制器编程代码，实现异步变桨控制

可实现对已知传递函数的控制对象直接设计pid数字控制器（采用零阶保持器离散化）

网络服务器配置与应用（Windows Server 2016）

类似QQ的远程控制，支持鼠标、键盘命令等 使用简单，可以通过config/rmi-config.txt来进行配置。 支持本地桌面截屏保存等功能！ 包括源码和jar文件

文中提出了基于FPGA的多功能小型家用空调控制器的设计方案。该方案具有功耗低，开发周期短，可移植性好，升级灵活等特点。本文主要从系统实现和软件设计进行论述，设计已在EP1K30TC144-3芯片中通过硬件测试，运行良好。