双目视觉ppt,写的很不错,在找一份代码结合看会比较好
2021-04-20 19:35:41 51.04MB dds dddd
1
基于DAC0832的简单DDS信号发生器报告+原理图+PCB图+程序代码+proteus的isis的仿真等文件
2021-04-20 18:08:45 172KB 信号发生器 DAC0832 原理图 PCB图
1
基于51单片机的DDS信号发生器,拥有代码和相应电路图,通过JLInk下载到51单片机上。可供电子信息工程的学生参考的课程资源
2021-04-20 15:48:36 625KB 51单片机 DDS
1
键盘输入所需频率,1602显示,与AD9851接上就能工作
2021-04-20 15:22:01 59KB DDS proteus 仿真 AD9851
1
摘要 直接数字频率合成器(Direct Digital Frequency Synthesizer 简称DDS)是一种基于全数字技术,从相位概念出发直接合成所需波形的一种频率合成技术。 本实验利用QuartusII软件设计一个频率及相位均可控制的具有正弦和余弦输出的直接数字频率合成器,具有频率控制、相位控制、测频、显示多种波形(三角波、方波、锯齿波)。实验要求分析整个电路的工作原理,并分别说明了各子模块的设计原理,依据各模块之间的逻辑关系,将各电路整合到一块,形成一个总体电路。之后再完成调试、仿真、编程下载的过程,并对最终结果进行分析,最后总结出在实验过程中出现的问题以及提出解决方案。 关键词: 直接数字频率合成器 累加 控制 波形 Abstract: Direct Digital Frequency Synthesizer is a technology based on fully digital technique,a frequency combination technique syntheses a required waveform from concept of phase. This experiment, using QuartusII software to design a frequency and phase all can control the sine and cosine output has direct digital frequency synthesizer with the functions of controlling frequency and phase,measuring frequency and displaying different waveforms.The paper has analyzed the principle of all work and explained the designing principle of different parts separately.we integrate the modules to form a whole circuit on the basis of the logic relation between the modules. By debugging, simulating, compiling, programming and analysis of the final results, I put forward a matter and give a settling plan. Key word: Direct Digital Frequency Synthesizer Accumulation Control Waveform
2021-04-20 13:18:57 12.11MB DDS实验 程序代码 实验报告
1
目前比较全面的驱动AD9954的例程,希望能够起到抛砖引玉的作用!
2021-04-20 12:51:10 3KB AD9954、DDS
1
具体看博客:https://blog.csdn.net/qq_33231534/article/details/108424647 DDS全称为直接数字频率合成(Direct Digital Synthesis),其基本原理是在一个周期波形数据下,通过选取其中全部数据或抽样部分数据组成新的波形,由奈奎斯特采样定理可知,最低两个采样点就可以组成一个波形,但实际上最少需要4个点。其原理框图如下
2021-04-19 15:42:43 22.08MB fpga verilog
1
UG的dds.dll文件下载
2021-04-18 21:00:19 511KB UG
1
平台FPGA+28335DSP
2021-04-18 19:02:35 4.50MB 代码规范
1
基于FPGA的函数发生器,多波形信号发生器。DDS技术 使用芯片AD9854
2021-04-18 10:45:01 415KB 函数发生器 毕业设计 硬件 FPGA
1