ADI公司用于锁相环频率合成器的仿真软件，很好用。

直接数字频率合成技术，频率综合技术概述，PLL的构成，DDS原理，DDS的信号质量分析，DDS的优点与不足

unity写的讯飞语音识别合成与评测功能，走的是webapi,连接讯飞WebSocket服务器没有接入任何sdk，也没有多余插件，开发工具unity2019.3.6 ，真正实现了跨平台，不用在每个平台重新接入sdk这么麻烦了！

基于深度学习的歌声合成系统源码

根据原图和对应的alpha图提取前景并且合成新图（基于python+opencv） 具体可以参考我的论文博客：https://blog.csdn.net/qianbin3200896/article/details/87934119

Matlab代码verilog hls_ldpc_dec 使用Xilinx HLS（C合成Verilog代码）在FPGA中实现完整的线型LDPC解码器（IEEE 802.16e）。 1.环境与建设 env ： Vivado HLS 2018.2或2016.3，MATLAB 2014a（用于matlabcode） 运行： 步骤1： vivado_hls -f run_hls.tcl 步骤2：启动vivado HLS并打开项目第三步：运行C综合，C / RTL协同仿真等 2.相对链接

人工智能-机器学习-概念合成理论与广告解读.pdf

合成孔径雷达(SAR) SAR是一套多波束合成孔径雷达，工作频率为 5.3 GHz，属C频段，HH极化。SAR扫描左侧地面。它有5种工作模式，5种模式的照射带分别为： 500km，300km，200km，300km与500km，800km。 地面分辨率分别为28 m×25 m，28 m×25m，9m×l0m，30m×35m与55m×32m，28m×31m。 BACK

从谐波产生方波

锁相环路由于具有高稳定性、优越的跟踪性能及良好的抗干扰性，在频率合成中得到了广泛应用。但简单的锁相环路对输出频率、频率分辨率等指标往往不能满足要求，所以要对简单锁相环路加以改进。小数分频锁相环则是改进方案之一。采用小数分频锁相环带来的一个严重问题是分数调制(又称相位调制)问题。产生的原因是：当环路锁定时，分频器的分频比不是固定的，而是在N和N+1之间变化。由于输出频率f0=N.FXfr，所以当分频比为N时，鉴相器的fo/N信号相位超前fr的相位，而且两者相位差不断增加，直到分频比为N+1。这时相位差突然降到0，其结果是鉴相器的输出呈现阶梯锯齿波形。这样一个波动电压加到压控振荡器上就会产生频率调