RFID技术中的如何调试锁相环频率合成器 (图)
引言---无线电系统会因为各种各样的原因而采用基于锁相环（PLL）技术的频率合成器。PLL的好处包括：（1）易于集成到IC中。（2）无线信道间隔中的灵活性。（3）可获得高性能。（4）频率合成器外形尺寸较小。---本文向读者介绍PLL应用中颇具价值的注意事项和使用技巧。
PLL概述---简单的PLL由频率基准、相位检波器、电荷泵、环路滤波器和压控振荡器（VCO）组成。基于PLL技术的频率合成器将增加两个分频器：一个用于降低基准频率，另一个则用于对VCO进行分频。而且，将相位检波器和电荷泵组合在一个功能块中也很容易，以便进行分析（见图1）。简单的PLL上所增设的这些数字分频器电路实现了工作频率
PLL概述---简单的PLL由频率基准、相位检波器、电荷泵、环路滤波器和压控振荡器（VCO）组成。基于PLL技术的频率合成器将增加两个分频器：一个用于降低基准频率，另一个则用于对VCO进行分频。而且，将相位检波器和电荷泵组合在一个功能块中也很容易，以便进行分析（见图1）。简单的PLL上所增设的这些数字分频器电路实现了工作频率
文件下载
评论信息
其他资源
- 基于asp.netMvc网上购物系统
- 安富莱DSP教程
- ae插件element
- 手写体识别（matlab代码）
- 光通信方面实例仿真教程
- 基于vhdl的cpu设计
- 雷达信号识别算法
- 基于ANSYS的1700V-3600A IGBT模块热性能仿真
- Molebox 2.x Unpacker and OEP Finder by Cherry
- trejgun.github.io：https：trejgun.github.io-源码
- DittoSetup_3_21_50_0.zip
- Maven.html
- 骑士游历问题C#解决
- VC++ 轨迹运动源码实例
- Cisco CallManager
- ARP欺骗实现的源代码与可执行文件（VC）
- 用VC控件实现的modbus通信实验程序
- K60+MPU6050+DMP读取四元数和欧拉角
- 基于GPIB总线和VISA标准自动测试系统的应用
- 用电管理系统
- eclipse 64位正版
- TCP网速加速器.zip
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明