本文通过一个嵌入式开发的工程师经验之谈,侧面生动详细的为正在学习嵌入式的读者提供学习帮助,希望对读者有所帮助
2023-03-24 11:55:03 139KB 嵌入式开发 工程师 FPGA EDA
1
针对跳频通信系统有固有噪声的特点,结合DDS+DPLL高分辨率、高频率捷变速度的优点,并采用Altera公司的Quartus-Ⅱ_10.1软件进行设计综合,提出了一种新型的跳频信号源。结果表明,该设计中DPLL时钟可达到120 MHz,性能较高,而仅使用了30个LUT和18个触发器,占用资源很少。
2023-03-24 08:56:23 420KB FPGA
1
跳频通信具有较强的抗干扰、抗多径衰落、抗截获等能力,已广泛应用于军事、交通、商业等各个领域。频率合成器是跳频系统的心脏,直接影响到跳频信号的稳定性和产生频率的准确度。目前频率合成主要有三种方法:直接模拟合成法、锁相环合成法和直接数字合成法(DDS)。
2023-03-24 08:42:30 313KB DDS 存储器 FPGA 文章
1
基于ARM和FPGA的弹丸测速系统设计
2023-03-23 21:11:03 1.3MB 基于 arm fpga 弹丸
1
Xilinx新一代FPGA设计套件Vivado应用指南,专业指导vivado开发环境的使用方法
2023-03-23 20:32:35 75.86MB xilinx FPGA vivado
1
最完整的FPGA使用手册,教你玩转FPGA
2023-03-23 17:47:07 8.69MB FPGA使用手册
1
基于Actel FPGA的双端口RAM设计--周立功单片机
2023-03-23 17:44:35 297KB actel fpga 双口ram vhdl
1
甘地大学电子专业Ray Ranjan Varghese设计的FPGA实现FFT,采用的是单精度的浮点,采用IEEE745格式的浮点+ROM RAM的方式成功实现FFT,含有设计报告和设计源代码,并有测试文件,真的很不错。
2023-03-23 16:43:48 382KB FPGA VHDL FFT
1
本文设计的FFT处理器,基于FPGA技术,由于采用移位寄存器流水线结构,实现了两路数据的同时输入,相比传统的级联结构,提高了蝶形运算单元的运算效率,减小了输出延时,降低了芯片资源的使用。
1
软件实现了在4.3寸LCD左上角显示一个数字时钟,针对VGA/LCD控制时许有一定基础的人群。开发环境为Quartus13.1,使用4.3寸LCD(RGB565接口)。整个软件主要由timer产生小时、分钟数值,经过BCD转换后输入到pic_char模块,然后将rgb输出到tft_ctl模块。
2023-03-23 14:08:53 12.95MB FPGA VGA/LCD 数字时钟 verilog
1