基于FPGA的DDS+DPLL跳频信号源设计
针对跳频通信系统有固有噪声的特点，结合DDS+DPLL高分辨率、高频率捷变速度的优点，并采用Altera公司的Quartus-Ⅱ_10．1软件进行设计综合，提出了一种新型的跳频信号源。结果表明，该设计中DPLL时钟可达到120 MHz，性能较高，而仅使用了30个LUT和18个触发器，占用资源很少。
文件下载
评论信息
其他资源
- 中小学题库mysql.zip
- 大金螺杆冷水机组维修手册CUW系列(134a)
- 贝叶斯网引论（高清收藏）
- 随机过程及其应用（张卓奎编）学习指导答案书 高清扫描版
- PCI Express Card Electromechanical Specification Revision 3.0
- 智能控制导论.pdf
- 基于单片机控制的LED点阵屏 含设计报告 电路原理图 C语言程序 课程答辩PPT proteus仿真文件全套打包 第三套
- cudart64_101.zip
- C++大作业 MFC实现个人通讯录
- 读取BMP信息并显示的MATLAB程序
- C#编写上位机软件（串口助手），无需修改，直接可用
- 路口摄像头拍摄交通视频avi
- Citrix Desktop 7.5 license 70用户永久激活
- EXCEL利用VBA把汉字转换拼音（李晓锋版）
- MATHCAD 15完美破解，WIN10可用
- 公式搜集器
- 酒店管理系统（毕设示例）
- Variant输入出参数,ocx传递byte数组,safearray使用方法,vc写ocx在vb下调用
- 液位液位串级控制.zip
- 第3场比赛：Классическаяигражанра“Тривряд”-源码
- apache-tomcat-7.zip
- 电能质量数据格式PQDIF
- xdoclet-bin-1.2.1.zip和xdoclet-bin-1.2.3.zip
- 人事管理系统源码（PB9）
- 2018年数模美赛O奖论文
- OpenStack.in.Action.2016.3.pdf
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明