基于FPGA的DDS+DPLL跳频信号源设计
针对跳频通信系统有固有噪声的特点，结合DDS+DPLL高分辨率、高频率捷变速度的优点，并采用Altera公司的Quartus-Ⅱ_10．1软件进行设计综合，提出了一种新型的跳频信号源。结果表明，该设计中DPLL时钟可达到120 MHz，性能较高，而仅使用了30个LUT和18个触发器，占用资源很少。
文件下载
评论信息
其他资源
- ionic中文社区APP的源码
- 智能车matlab仿真代码更新版
- 基于单片机的光感自动窗帘控制系统课程设计
- MATLAB 多元线性回归
- 基于STM32F103系列ov7670获取图像控制量并实时会存入SD卡中
- 知识付费小程序、博客小程序、完整版开源源码、资源变现小程序
- wxPython使用教程
- High Performance MySQL_3rd_edition
- Super Decisions安装软件(包括破解)
- FinalData(数据恢复)V3.00.7z
- Simulink仿真模型-逆变驱动（SPWM驱动）
- GC8548说明书V1.1.pdf
- .net学生学籍管理系统源码.zip
- 启智畅想集装箱号码识别系统-安卓版
- 成为技术领导者-掌握全面解决问题的方法
- DX11游戏编程入门（中文版）
- 基于J2EE/SSH开发的人力资源管理系统HRMS
- 四川大学计算机学院数据库原理2012年期末考试
- 《汇编语言程序设计》试题库.doc
- 矩阵论简明教程(第二版)习题答案
- 三菱OPC服务软件序列号
- hibernate-3.0.zip
- 常见浏览器user-agent大全
- json转csv的exe软件
- 数据导入进度条java绝对能用
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明