基于FPGA的DDS+DPLL跳频信号源设计
针对跳频通信系统有固有噪声的特点，结合DDS+DPLL高分辨率、高频率捷变速度的优点，并采用Altera公司的Quartus-Ⅱ_10．1软件进行设计综合，提出了一种新型的跳频信号源。结果表明，该设计中DPLL时钟可达到120 MHz，性能较高，而仅使用了30个LUT和18个触发器，占用资源很少。
文件下载
评论信息
其他资源
- java-界面组件案例大全(内含139个完整Demo)
- qualnet-6.1-windows-installer.exe
- 西南科技大学微机原理实验报告
- python+MySQL+bootstrap+ajax实例项目
- MLX90614中文手册
- python预测分析核心算法（含大量实例代码）
- 摩托罗拉MC32N0刷机包
- 北邮 微机原理与接口技术 微原课件
- 象棋名手64核比赛冠军版2019
- STM32F429开发指南（HAL库版本）.pdf
- opengl绘制花瓶源码（基于glut库 ）
- Secoway USG2100&2200&5100 BSR&HSR & USG2000&5000 V300R001 典型配置案例-Web方式 03.pdf
- UI设计新模式——基于PSD主题库的设计方法
- gui-elements：React应用程序的GUI元素-源码
- PDF分割合并.zip
- LSTM_EEG_Classification.zip
- Revit中几何编程的深入探究.pptx
- 黑莓热键大师
- IxChariot6.70+Endpoint7.30(Windows+Ubuntu+Android).part1.rar
- Redgate .NET Reflector 10.1.1.1137 破解版 VSPro
- 基于ZigBee网络的公交电子站牌及监控系统
- 利用MATLAB构造线性二次型最优控制器
- Ueditor与jsp、SpringMVC整合,结合文档使用
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明