基于FPGA的DDS+DPLL跳频信号源设计
针对跳频通信系统有固有噪声的特点，结合DDS+DPLL高分辨率、高频率捷变速度的优点，并采用Altera公司的Quartus-Ⅱ_10．1软件进行设计综合，提出了一种新型的跳频信号源。结果表明，该设计中DPLL时钟可达到120 MHz，性能较高，而仅使用了30个LUT和18个触发器，占用资源很少。
文件下载
评论信息
其他资源
- Labview游标实时显示多个波形图曲线X轴、Y轴坐标
- IGS跟踪站及其坐标
- yolo3-pytorch-master.zip
- 中国商家收银系统
- 宇视网络摄像机忘记IP查找工具2款
- HIKTOOL解除时限版另一个有问题下我
- pic24单片机例程
- 基于QT的QQ聊天（实现文件传输，消息记录在数据库的保存）
- 卡尔曼滤波器的simulink仿真
- WeatherBeats-server:分期-源码
- Mutorials：针对物理，化学和生物学学生的免费，自适应，开源培训师-源码
- config-lint：用于验证配置文件的命令行工具-源码
- java_mail三件套
- istatmenus6.51.zip
- 论文研究-基于回声状态神经网络的脑运动皮层神经信号建模 .pdf
- 点云数据基本处理及应用
- visio 2016 64位（5）
- fastjson-1.2.38的jar包
- VB 批量重命名文件
- VC++与JS交互（源码）——百度地图
- 数字示波器—普中STM32开发板
- 比较完整的网上论坛，使用的是C#写的ASP.Net网页编写的
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明