基于FPGA的DDS+DPLL跳频信号源设计
针对跳频通信系统有固有噪声的特点，结合DDS+DPLL高分辨率、高频率捷变速度的优点，并采用Altera公司的Quartus-Ⅱ_10．1软件进行设计综合，提出了一种新型的跳频信号源。结果表明，该设计中DPLL时钟可达到120 MHz，性能较高，而仅使用了30个LUT和18个触发器，占用资源很少。
文件下载
评论信息
其他资源
- 同等学力 计算机综合+英语 全国统考宝库.zip
- 程序设计方法 中文版 Matthias Fellise.pdf
- DataTables Editor 1.8.1 破解版本
- sun.misc.BASE64Encoder.jar包
- 阿里技术总结2020
- 三维重建VisualSFM全部代码
- matlab 字符串识别
- 软件工程 图书管理系统
- 股票代码列表_20210227_171609.rar
- CardFive6破解版
- c语言网吧管理系统
- 旅游管理系统源码+sql
- Java小游戏
- 步进初级3--6路步进电机速度控制函数.zip
- CiscoIPCommunicatorSetup8.6.3.0.rar
- 点融网大数据反欺诈实践_程书欣
- AVR串口例程
- Expect教程（中文版）
- 钢筋混凝土计算软件的设计
- ScrollView.rar
- Quartus II 12.1 （32 64）破解
- 一个vivado hls的例子文档加代码
- bcprov-jdk16-146.jar
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明