基于FPGA的DDS+DPLL跳频信号源设计
针对跳频通信系统有固有噪声的特点，结合DDS+DPLL高分辨率、高频率捷变速度的优点，并采用Altera公司的Quartus-Ⅱ_10．1软件进行设计综合，提出了一种新型的跳频信号源。结果表明，该设计中DPLL时钟可达到120 MHz，性能较高，而仅使用了30个LUT和18个触发器，占用资源很少。
文件下载
评论信息
其他资源
- 网络安全知识题库
- html5 实现网页截屏
- 牧梦丹青画笔2.0 PS水墨古风笔刷板绘题字画笔
- QT帮助文档中文版
- 集合几十篇整理过的智能小车毕业论文(包括循迹避障智能小车论文等).doc
- C语言程序设计课件（全套）
- 同济大学《线性代数》8套历年期末考试试卷.pdf
- 笔试面试精华题目（修改版）
- html5 API文档
- 无标度网络 BA模型 MATLAB
- 图书馆管理系统Gantt图
- 智能 IC 卡及智能密码钥匙密码应用接口规范
- NoSQL Manager for MongoDB.rar
- i4Tools7.rar
- 2007年4月高等教育自学考试全国统一命题考试计算机组成原理试卷及答案.doc
- C++调用C#库例程
- 怎样画出你看到的.How.to.Draw.What.You.See.pdf
- 计算机网络精品课程设计
- 安卓汉字与16进制互转demo
- stm32 LCD显示菜单
- Android简易计算器
- 仓库管理系统 vc++
- Core Java中文版（PDF）
- 有限差分正演模拟
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明