高清版，带目录，完整版

FPGA上用verilog写的SPWM控制程序，完美运行！自由调试，毕设内容，十分宝贵

RGB-YCbCr RGB 和 YCbCr 高精度互转 精度可以控制，告别 8bit 256 时代。 算法全是用 乘符号 ‘*’ ，没有用DA的方式，更方便阅读。 Good4U --@--Young--@--

XY路由verilog实现

入门资料，sv的pdf，包括sv，Verilog，协议。

XILINX官方pg195_pcie资料中文版

Verilog PCI Express组件自述文件 有关更多信息和更新： : GitHub存储库： : 介绍 PCI Express相关组件的集合。 包括PCIe至AXI和AXI lite桥接器，简单的PCIe AXI DMA引擎以及灵活的高性能DMA子系统。 当前支持使用64位和512位接口的Xilinx Ultrascale和Ultrascale Plus PCIe硬IP内核。 包括利用完整cocotb测试平台。 文献资料 PCIe AXI和AXI lite主站 pcie_us_axi_master和pcie_us_axil_master模块提供了PCIe和AXI之间的桥梁。 这些可用于实现PCIe BAR。 pcie_us_axil_master模块是一个非常简单的模块，用于提供寄存器访问，仅支持32位操作。 pcie_us_axi_master模块更加复杂，将PCIe操

基于FPGA的数字图像处理基础源码，包括形态学变换，边缘检测，色度转换等等

夏宇闻译_Verilog_HDL数字设计与综合_夏宇闻译(第二版)

项目介绍 硬件平台:无 软件平台：Quartusii18.1+Modelsim-Altera 功能定义 实现直方图均衡化算法 详细要求 分辨率最大支持640*480，且分辨率可设置； 输入和输出位宽为8bits（灰度图）； Avalon-ST裸流视频接口； 功能展示链接：http://code.fpgadz.com/2020/12/03/f0018/