A7129原厂资料；含硬件推荐设计，布线要求；软件寄存器配置软件和初始化示例代码；RC_A7129_x1_433MHz Band Ref. Code for FIFO mode V1.5 EK7129-G1 Setup_20161108 EK config file EK7129-G2 Setup AN_A7129_HW V0.3 1G layout guide 2.0

RTC(Real_Time Clock)为整个电子系统提供时间基准，MCU、MPU、CPU均离不开RTC电路设计，在设计、应用RTC单元时，常常会发现延时、超时或者功耗过大现象，如何解决RTC精度以及功耗问题呢？本文将为您介绍时钟芯片PCF8563应用设计，并给出相应的解决方法。一、什么是RTC实时时钟(Real_Time Clock)简称为RTC，主要为各种电子系统提供时间基准。通常把集成于芯片内部的RTC称为片内RTC，在芯片外扩展的RTC称为外部RTC，PCF8563是一款低功耗的CMOS实时时钟/日历外部芯片，支持可编程时钟输出、中断输出、低压检测等，与处理器通过I2C串行总线进行通信，最大总线速率可达400kHz。二、RTC精度设计RTC的主要职责就是提供准确的时间基准，计时不准的RTC毫无价值可言。目前部分MCU在片内已集成RTC，实际测试中在电池供电6小时环境下片内RTC的偏差在1-2分钟。因此，若对实时时钟有较高的要求则需优先考虑外扩RTC，同时要求时钟精度更高的RTC，比如PCF8563，表1所示是不同RTC的时钟精度对比。 表1 常见RTC时钟精度对比1）电路

pcb布线规则及技巧pdf,MIPI线应尽量平行等长，少打或不打过孔，长度相差在0.2以内为宜，注意修改布线规则，最适宜线宽为0.1MM；若布线区域不允许，可将线宽极限调整为0.075MM；若布线区域充足，可将布线尽量加粗，调整为1.5MM。

DDR3 PCB布线指导，图文介绍，拓扑连接结构，等长设计规则，PCB示例一目了然

**四层电路板布线方法：一般而言，四层电路板可分为顶层、底层和两个中间层。顶层和底层走信号线， 中间层首先通过命令DESIGN／LAYER STACK MANAGER用ADD PLANE 添加INTERNAL PLANE1和INTERNAL PLANE2 分别作为用的最多的电源层如VCC和地层如GND（即连接上相应的网络标号。注意不要用ADD LAYER，这会增 加MIDPLAYER，后者主要用作多层信号线放置），这样PLNNE1和PLANE2就是两层连接电源VCC和地GND的铜皮。 如果有多个电源如VCC2等或者地层如GND2等，先在PLANE1或者PLANE2中用较粗导线或者填充FILL（此时该导 线或FILL对应的铜皮不存在，对着光线可以明显看见该导线或者填充）划定该电源或者地的大致区域 （主要是为了后面PLACE／SPLIT PLANE命令的方便），然后用PLACE／SPLIT PLANE在INTERNAL PLANE1和 INTERNAL PLANE2相应区域中划定该区域（即VCC2铜皮和GND2铜片，在同一PLANE中此区域不存在VCC了） 的范围（注意同一个PLANE中不同网络表层尽量不要重叠。设SPLIT1和SPLIT2是在同一PLANE中重叠两块， 且SPLIT2在SPLIT1内部，制版时会根据SPLIT2的边框自动将两块分开(SPLIT1分布在SPLIT的外围)。 只要注意在重叠时与SPLIT1同一网络表的焊盘或者过孔不要在SPLIT2的区域中试图与SPLIT1相连就不会 出问题）。这时该区域上的过孔自动与该层对应的铜皮相连,DIP封转器件及接插件等穿过上下板的器件引脚会自动与该区域的PLANE让开。点击DESIGN／SPLIT PLANES可查看各SPLIT PLANES。

USB3.0PCB布线规则（指导），讲的很详细，原来USB３.０的布线有这么多讲究，只是这个文档是英文的，但是也不难翻译，两个小时就能看完

用UC3842设计开关电源，用protel dxp 布线的pcb文件

本文档提供大家一个画PCB的规范。包含常见的布线电器规则、空线的大小和距离等规则，还有高速板子的布线规则等等，内容十分丰富。对刚入门的初学者是一个很好的学习文档。希望此文档能对大家的学习带来提升和帮助。

高速电路PCB布局指南，适合初级电子工程师，研究生，本科生，电子爱好者等相关人群参考

介绍高速信号，混合信号，微弱信号的布线规则，共116页，为本人看后认为较好的一部PPT