CCD成像原理与分类

为了实现系统的便携化，课题采用区别于传统专用集成电路（Appication Specific Intergrated Circuit ASIC）架构，基于可编程逻辑器件（Filed Programmable Gate Array FPGA）的架构方案。FPGA作为整个系统的逻辑控制中心，生成CCD驱动信号及其模拟输出信号的采样同步信号，借助其特有的软核处理器技术，搭建32位指令集、数据总线和地址空间的NIOS II（Altera公司的软核处理器）系统，通过简单的C语言程序控制图像数据高速缓存、连接图形显示接口及直接显示。上述逻辑功能通过硬件描述语言（Hardware Describe Language HDL）和公开知识产权核（Intellectual Property IP）调用FPGA内部可配置资源实现，因此，课题设计开发的系统具有很好的灵活性和扩展性。 成像系统包含三个子单元：CCD成像单元，FPGA核心控制单元，图形显示接口单元。成像单元完成光学信号到模拟信号，模拟信号到数字信号的转换；核心控制单元由FPGA和存储器组成，FPGA完成成像单元的驱动、采样控制，接收并缓存图像数据到存储器；图形显示接口单元接收存储器中的数据，直接显示或发送给计算机进行处理。 课题开发完成的系统具有15帧每秒、高采样精度（12位）输出和低暗输出特点，同时，系统具备良好的扩展性，能根据对象不同更换不同特定CCD传感器，以及在FPGA中植入针对不同应用的数字信号处理算法，系统可作为便携式设备，这使得系统具备平台化功能，具有广阔的应用前景。

双CCD视觉UVW对位开发

对比了CCD器件和CMOS器件差异，分析了CCD驱动过程和驱动时序，总结了CCD驱动时序和结构的关系。

数据采集实时显示程序，将CCD的采集数据以二维坐标形式动态显示，使用VC++6.0开发。

2、分段式多路并行输出的高速线阵CCD RL1282D、RL1284D、RL1288D器件： 分别具有256、512或1024像元 像元尺寸：18×18×18 (单位：微米) 双沟道器件 每128像元为一段，每段又分奇偶两个沟道并行输出 整个器件的输出时间大大地缩短，器件的工作速度提高。

USB serial communication based on the use of CCD-related examples

DeadPixelTest正式版是款可以测试数码相机CCD坏点和噪点的小程序。 按照这个软件的默认值，用全黑的照片检测，亮度超过60流明的点，是噪点。超过250流明的点，为坏点。第一步，选择快门优先模式，选择1秒的快门速度，并装上镜头盖拍摄一张全黑的照片。有时候，数码单反在装上镜头盖的时候会因为没法对焦而没法按下快门，这时候将对焦模式调整至手动对焦（MF） 第二步，将拍摄后的照片导入电脑，并启动Deadpixel软件。导入刚才的那种照片，然后进行分析。 第三步，阅读相关结果。DeadpixelTest将会显示出热点和坏点的数量。它的原理很简易：将全黑照片扫描一遍，然后记录下亮点的数量和亮度。DeadpixelTest默认的规则是：亮度在60以上的是热点（hot pixel），而亮度在250以上的则被认为是坏点（dead pixel）。一般来说，由于制造工艺的增强，如今数码单反CCD或者CMOS出现坏点的可能性越来越低了。至于热点，是由于CCD固有的暗电流产生的，随机出现，对于拍摄的影响也不大。

opencv库 工业相机 对位。

基于ADI公司的双通道、14 bit串行输出图像预处理芯片(AFE)AD9978A设计了一套CCD黑白数字摄像机电路系统。系统采用Dalsa公司的1 024×1 024帧转移面阵CCD FTT1010M作为图像传感器，采用专用集成芯片DPP2010A作为时序发生器，以FPGA 为控制核心，并应用LVDS接口完成图像输出。针对CCD双通道输出时通道间存在的不均匀性问题，使用AD9978A在电路上给出了改进，并系统研究了该芯片复杂的寄存器配置问题。经验证，该系统能在不添加任何均匀性校正算法的情况下，输出均匀性良好的双通道图像。