由4008组成的4位超前进位加法器电路+Proteus仿真

大多数数字功能可分为：数据通道、储存器、控制单元、I/O。加法器和乘法器属于数据通道部分。

针对目前剩余数系统所处理数据动态范围较小，而且剩余数至二进制转换器的面积和延迟较大等方面的问题，基于新中国余数定理Ⅱ提出了一个高效并行转换算法，同时给出相应的电路实现。该算法采用模集合{2n-1，2n+1，22n，22n+1-1}，可同时处理4个模，处理数的动态范围达到6n+1位。乘法逆元简单，电路完全由基本的加法器构成，硬件实现容易。分析实验结果表明，相比同类模集合反向转换器，文中提出的转换器的面积节省了39.4%，速度提高了47.4%。

输入为两个16位有符号数，输出17位相加结果。要求采用超前进位（Carry-look-ahead）结构。 计算例子： 0110000010000000 + 1000000000000001 = 11110000010000001 (24704) + (-32767) = (-8063) 顶层模块名为add_tc_16_16，输入输出功能定义： 名称 方向 位宽 描述 a I 16 输入数据，二进制补码 b I 16 输入数据，二进制补码 sum O 17 输出和a + b，二进制补码

1. 八位二进制加法器的设计 2. 十进制加法计数器的设计 3. 数字频率计的设计 4. 倒计时秒表设计 有原理图及VHDL语言的部分代码

Quartus_II设计八位加法器.pdf

安装vivado说明文档 vivado测试文档 4bit超前进位加法器实现文档 16bit进位加法器实现文档

本成勋可以实现16位加法器 并且实现了层次化设计，有利于初学者学习fgpga，代码可靠易懂，是一个很好的参考程序

14位SQRT进行选择加法器 使用Verilog轻松实现14位平方根进位选择加法器。

北京大学 数字电路课程设计（加法器、计数器、表决器）