锁相环路由于具有高稳定性、优越的跟踪性能及良好的抗干扰性，在频率合成中得到了广泛应用。但简单的锁相环路对输出频率、频率分辨率等指标往往不能满足要求，所以要对简单锁相环路加以改进。小数分频锁相环则是改进方案之一。采用小数分频锁相环带来的一个严重问题是分数调制(又称相位调制)问题。产生的原因是：当环路锁定时，分频器的分频比不是固定的，而是在N和N+1之间变化。由于输出频率f0=N.FXfr，所以当分频比为N时，鉴相器的fo/N信号相位超前fr的相位，而且两者相位差不断增加，直到分频比为N+1。这时相位差突然降到0，其结果是鉴相器的输出呈现阶梯锯齿波形。这样一个波动电压加到压控振荡器上就会产生频率调

直接数字频率合成器开题报告

1 引言 数字锁相环频率合成器已经广泛的运用在军事和民用无线通信领域，而用CPU控制的可编程大规模数字锁相环频率合成器则是其中的关键技术。当前，可编程逻辑电路在数字系统设计中飞速发展，很多中规模，甚至大规模的数字系统已经可以通过可编程逻辑电路来实现单片集成，即用一个芯片完成整个数字系统的设计。因此将CPU控制的数字锁相环频率合成系统集成在一块可编程逻辑芯片中实现已经成为可能。本系统由多个可编程的数字分频器、数字鉴频-鉴相器以及协调控制工作的CPU组成。 2系统结构 数字锁相环频率合成系统的工作原理是：锁相环对高稳定度的基准频率(通常由晶体振荡器直接或经分频后提供)进行精确锁定，环内

介绍了无线收发系统的设计过程，该系统以FPGA作为数字中频处理部分，发射机采用FM调制对信号进行处理，接收机采用数字下变频与欠采样技术，将中频信号降采样后解调，得到原信号。系统采用分模块式设计，对电路各个模块的功能和实现加以说明，设计思路灵活，结构清晰。电路在Protel99中设计完成，并用VerilogHDL语言对数字中频进行编程和程序仿真。系统已经做成实体，可以实现信号的无线发射与接收，达到设计提出的要求。

FPGA实现的直接数字频率合成器DDS 基于DDS技术的任意波形发生器研究

关于DDS集成电路芯片 高速实时信号生成 目前高速实时信号生成的热点问题是直接数字信号生成（DDS），其基本结构可以分为相位累加型DDS和数据存储型DDS。 (1)数据存储型DDS 这种DDS芯片把要产生的信号波形存储于数据存储器，之后以一定的时钟速率将数据读出后送DAC芯片，经低通滤波产生所需的信号波形。其最大的优点是信号产生灵活，可以产生任意波形。问题是波形时间长度受存储量限制。 (2)相位累加型DDS(如图4) 这种DDS芯片采用相位累加器和正弦查找表的方法，可以通过数字控制生成正弦信号、线性调频信号、相位编码信号等多种信号形式，信号时间长度不受限制，因此是目前DDS芯片中的常用类型。其主要问题是只能产生某些特定类型的信号，不能产生任意要求的信号波形。 (3)DDS主要性能指标 描述DDS的主要性能指标包括：(a)时钟频率；(b)输出频率范围：一般为时钟频率的40%；(c)频率分辨率：取决于相位累加器位数、时钟频率；(d)输出杂散：来源于相位截断、幅度量化、DAC非线性；(e)输出相位噪声：来源于时钟不稳、相位截断、幅度量化、DAC非线性等等。 (4)DDS主要优缺点分析 DDS主要优点包括：(a)频率分辨率极高：取决于相位累加器位数、时钟频率；(b)输出相对带宽大：0～时钟频率的40%；(c)频率转换时间极短：可达ns量级；(d)频率捷变的相位连续性；(e)任意波形输出能力；(f)可实现数字调制性能。 DDS主要缺点是： (a)工作频带限制：最高1GHz左右；(b)相位噪声大、杂散抑制差：来源于时钟不稳、相位截断、幅度量化、DAC非线性等等。 (5)DDS当前水平及应用 (a)DDS当前水平(如表2)： (b)DDS应用：通信、雷达、GPS(全球定位系统))、蜂窝基站、图像处理、HDTV等等。

系统采用Xilinx公司生产的型号为XC3S200的FPGA芯片和Maxim公司生产的型号为MAX5885的专用D/A芯片，利用直接数字频率合成技术，通过Xilinx公司的ISE 9.2开发软件，完成DDS核心部分即相位累加器和ROM查找表的设计。可得到相位连续、频率可变的信号。经过电路设计和模块仿真，验证了设计的正确性。由于FPGA的可编程性，使得修改和优化DDS的功能非常快捷。

频率合成器是发射系统和接收系统中的核心器件，采用相位负反馈频率控制技术，具有良好的窄带载波跟踪性能和带宽调制跟踪性能，为系统上、下变频提供本振信号，对相位噪声和杂散具有很好的抑制作用，通过锁相频率合成技术实现的频率源已经在雷达、通信、电子等领域得到了广泛应用。 本文以GPS信号源设计为参考，介绍ADI公司的频率合成器ADF4360-4在GPS信号源设计中的典型应用。

自由轴式RLC测试仪因采用准数字鉴相,导致抗干扰能力差,精度低。提出一种基于完全数字鉴相的测量方法。通过乘法及低通滤波算法,对被测信号及正交相位基准进行完全数字鉴相,获得被测信号在坐标轴上的投影分量。依据投影分量计算出被测参数值。推导了被测参数数学模型。设计了测量电路。校正了测量误差,对RLC进行了抽样测试实验。结果表明被测信号投影分量的测量时间

锁相环CD4046设计频率合成器，实现频率1KHz到999KHz变化，步进为1KHz