FPGA在锁相频率合成中的应用

上传者: 38649838 | 上传时间: 2022-05-04 19:29:26 | 文件大小: 144KB | 文件类型: PDF
锁相环路由于具有高稳定性、优越的跟踪性能及良好的抗干扰性,在频率合成中得到了广泛应用。但简单的锁相环路对输出频率、频率分辨率等指标往往不能满足要求,所以要对简单锁相环路加以改进。小数分频锁相环则是改进方案之一。采用小数分频锁相环带来的一个严重问题是分数调制(又称相位调制)问题。产生的原因是:当环路锁定时,分频器的分频比不是固定的,而是在N和N+1之间变化。由于输出频率f0=N.FXfr,所以当分频比为N时,鉴相器的fo/N信号相位超前fr的相位,而且两者相位差不断增加,直到分频比为N+1。这时相位差突然降到0,其结果是鉴相器的输出呈现阶梯锯齿波形。这样一个波动电压加到压控振荡器上就会产生频率调

文件下载

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明