几种由CMOS集成门电路构成的延时器

数字逻辑 基本逻辑门电路功能测试 proteus 1、了解与熟悉基本逻辑门电路的功能 2、掌握门电路逻辑功能的测试方法，验证与加深对门电路逻辑功能的认识 3、熟悉门电路的外形和管脚排列，以及其使用方法。 实验前保证计算机安装有Proteus仿真软件。然后选择实验用的IC，按设计的实验接线图接好线，检查无误开始仿真。实验中需要改动接线时，必须先停止仿真，改接好后再重新开始仿真。

数字电子技术基础：第三章 门电路.ppt

摘要：介绍了用Multisim仿真软件测试门电路延迟时间的方法，提出了三种测试方案，即将奇数个门首尾相接构成环形振荡电路，用虚拟示波器测试所产生振荡信号的周期，计算门的传输延迟时间；奇数个门首尾相接构成环形

TTL、CMOS门电路参数及逻辑特性的测试

TTL集成门电路逻辑变换

用场效应管设计与门 与门由与非门和非门组成

使用该工程需要安装EasyX库。该项目模拟了与门、非门、或门、异或门等基本逻辑门，并能够仿真运行这些逻辑门组成的数字电路。

本文介绍了使用三极管组成一些逻辑门电路的方法。

为了解决电流和模式的基准电路的潜在启动失败问题以及使电路更加低功耗、低复杂度、高稳定性，提出了一种利用数字门电路实现可靠启动的CMOS带隙基准电流源。Spectre仿真表明，在1.8 V电源电压下，功耗为180 μW，电路输出20 μA参考电流，温度系数为11.9 ppm，线性度为1 054 ppm/V，输出噪声电压为0.1 mV，电源抑制比为-42 dB。采用TSMC 0.18μm CMOS工艺流片。测试结果表明，电路能在15.4μs内实现可靠启动，输出参考电压稳定在1.28 V，其温度系数为89 pp