用verilog写得一个实现双口ram功能的模块，文件含整个工程，含modelsim仿真文件，方便大家理解。
2019-12-21 19:58:43
2.15MB
1