可开Samsung,32Mbit,K9F5608U0D、Samsung,512Mbit,K9F1208U0C、Samsung,1Gbit,K9K1G08U0A、Samsung,1Gbit,K9K1G08U0M、Samsung,8Gbit,K9L8G08U0M、Samsung,8Gbit,K9L8G08U0A、Samsung,8Gbit,K9G8G08U0M、Samsung,512Gbit(8KP),K9PHGY8S7A、Toshiba,512Gbit(8K),TH58TEG9D2HBAx9、Hynix,32Gbit,HY27UV08BG5M、Micron,32Gbit(L41A),MT29F32G08TAAWP_1、Intel,128Gbit(4KP),JS29F16B08JAMDA (L63B)、Intel,256Gbit(16KP),29F02T2AOCMG4等类型的闪存，有需要的朋友可自行下载

Pixhawk最新发布V3版硬件，共有3个模块，FMUV3，IMUV3，PSMV3，分别为主控板，IMU模块，电源模块。 V3版硬件改为8层板设计（对的，你没看错！就是8层板！），但PCB设计软件首次使用Altium Designer（以前均为Eagle）。3套IMU传感器，提供更好的惯导性能以及安全冗余（板载一套，IMU上两套），跟以往最大的不同是把部分IMU传感器独立成了一个小模块，方便做减震处理，跟主控之间使用FPC软排线连接。 附件内容截图: Pixhawk飞控板电路PCB截图: Pixhawk源码笔记一:APM代码基本结构: https://blog.sina.com.cn/s/blog_402c071e0102v59r.ht...

基于STM32的主控板，包含原理图和PCB，还有一些元器件的封装，下载后可以直接使用，可以打板，没有任何问题。

说说我自己的方案吧！ 制作8*8*8光立方主控板，采用8个573+2803方案，主控芯片为STC12C5A60S2。采用5V USB 与 9V电池双供电模式，采用CH340T芯片下载程序，在加上两个外部中断按键，一个音频接口，方便如后改善，完善光立方。（现在可能暂时没事考虑）。最后我还在板子上画了1.8寸TFT彩屏，可以让光立方更加完美！ 制作光立方主控板，底板部分，学校设备可以支持，现在也做好了板子，不需要去厂里pcb打样了。 底板正面以用油漆喷黑，为了与主办对应，更美观。控制板与底板采用弯排针和弯排插的方式连接。 见截图: 制作更新说明: 1 . 命名该光立方为 Cube8 displayer，另外，增加了自制logo，见下图:。。。哇，一只展翅的雄鹰!,左下角，便是我的名字马丁的首字母 MD 。 2 .增加 串口下载 跳线帽 ，如图，J6,J8。修正了以前不能下载的问题！（解决了这个问题，真是太高兴啦！.） 3 .修正了，9v电池的，78m05芯片的引脚。 4 .新增mini USB接口，采用双usb，考虑到方便问题。但是，两usb不可同时供电。 5.增加了DS18B20温度芯片，这样的话，温度也可以在TFT上显示啦。 6. PCB的其他细节，比如:泪滴，走线，过孔大小。 7.将GND铺铜，增加了GND的过孔，为了减小纹波，提高板子性能。 8*8*8光立方主控板实物截图: 主控板PCB截图: 底板PCB截图: 附件内容截图:

66666666666666666666666

hhhhhhhhhhhhhhhhhhhhhhhhhhhhhhh

1.基于K60主控板，摄像头传感器 2.本届的主控板直接可以使用 3.仅供新手参考 4.不作为商业使用 5.可爱设计 6.学弟亲测 7.学长带画 8.由原理图生成

STM32F405RGT6主控板参数: 板子尺寸:70mmx60mm 供电电压24V，内有24V转5V，5V转3.3V模块 SWD接口 CAN总线通信接口接口 遥控DBUS接口 串口调试接口 PWM输出接口 附件包含了STM32F405RGT6主控板原理图和PCB，使用AD软件打开。 PCB截图: 原理图:

RTL8208B_BCM5421S千兆网cyclone2 FPGA主控板protel99设计硬件原理图PCB+BOM+FPGA Verilog源码+文档说明,4层板设计，包括完整的原理图+PCB+生产BOM文件，CYCLONE2 FPGA设计逻辑源码文件 2、 设计概述 本板作为千兆机内帧的接收板，主要功能是接收千兆机内帧控制器输入的显示数据，经过SDRAM转存后再通过十六个百兆口输出。同时要能接收箱体扫描板输出数据。其中收发关系由本板百兆芯片实现AUTOCROSS。 3、 具体设计 3．1 SDRAM.SCH  使用一片86脚，TSOP封装的SDRAM  可以使用64M，128M的SDRAM。使用64M芯片时21脚（A11）NC  DQM[3:0]接地，CKE接3.3V电源 3．2 FPGA.SCH  FPGA芯片使用EP2C8Q208  配置方式JTAG+AS（EPCS4）  25M时钟和RESET接PLL1的输入端  FPGA附加电路：FLASH，EEPROM，温度传感，天光亮度传感  FLASH的CS#接地，WP#接3.3V。EEPROM的WP接地  千兆的CLK125,RC125,MEDIA,BREAK接PLL2IN  千兆PHY和两个百兆PHY的管理接口复用一对I/O。 千兆PHY地址为00001；百兆PHY地址为10***,01***  百兆芯片共用一个RESET引脚 3．3 POWER.SCH  5V电源输入  FPGA内核电压1.25V使用一片1085_ADJ  板上3.3V电压使用一片2831Y  千兆芯片的2.5V使用一片2831Y  两个百兆芯片的1.8V各使用一片2831Y,需要测试是否可以使用一片 每个百兆芯片需要760mA工作电流 3．4 INDRIVE.SCH  千兆芯片使用BCM5421S  留有光接口与电接口，使用MEDIA选择管脚选择接口类型  引脚设置如下： 信号类型 信号名称 引脚 IO 功能描述 连接方式 与FPGA相连的信号 RXD[7:0] 2,3,4,9,10,11,12,15 O 接收数据，与RXC同步 在100BASE-TX和RGMII模式下，只有RXD[3:0]有效 经过排阻和FPGA相连（如图19） TXD[7:0] 104,103,102,101,100,99,98,97 I 发送数据，与GTXCLK同步 在100BASE-TX和RGMII模式下，只有TXD[3:0]有效 RX_DV 1 O 高电平指示正在接收数据 TX_EN 106 I TXD[7:0]传输使能 GTXCLK 107 I GMII传输时钟，MAC提供的125M时钟，用于同步发数据 RX_ER 113 O RX_DV高，RX_ER高指示从双绞线收的数据有错 INTR#/ ENDET 76 I 中断信号 当检测到ENERGY置高1.3ms 当无ENERGY 1.3s 置低 与FPGA的CLKIN相连 MDC 20 串行数据MDIO的同步时钟，可以达到12.5M 与FPGA相连，与百兆芯片复用 MDIO 21 用于配置MII寄存器的串行数据 与RJ45相连的信号 TRD[0]+- 47,48 IO 网线的收发差分对 与RJ45相连 TRD[1]+- 50,49 IO TRD[2]+- 56,57 IO TRD[3]+- 59,58 IO 与光头相连的信号 SGIN+- 115,116 I SerDes/SGMII差分数据输入 与光头相连 SGOUT+- 118,119 O SerDes/SGMII差分数据输出 指 示 灯 信 号 B_TX 70 O 传输数据指示信号 B_RC 71 O 接收数据指示信号 B_LINK2 72 O 传输速度指示信号 00表示1000BASE-T LINK 高电平使能SERDES模式 B_LINK1 73 O B_FDX 74 I/O pd 高电平使能SGMII模式 全双工指示信号 B_SLAVE 75 I/O pu A-N使能 Master/Slave指示信号 B_QUALITY 85 O 铜线连接质量指示信号 RGMII模式下设置RXC Timing 时 钟 信 号 XTALI 124 I 5421的外接25M参考时钟 接25M晶体 XTALO 125 O RXC 112 O 从输入的模拟信号中恢复的125M时钟，用于同步RXD[7:0] 接FPGA的CLKIN CLK125 18 O MAC参考时钟，由XTALI倍频产生的125M时钟信号输出 接FPGA的CLKIN 接成1或者0的控制信号 PHY[4:0] 63,

RTL8201CL双路DVI Hub CYCLONE2 FPGA主控板PROTEL设计原理图+PCB+BOM+Verilog源码+设计文档，4层板设计，包括完整的原理图PCB设计工程文件，FPGA逻辑源码，已在项目中使用，可以做为你的设计参考。 2. 总体设计概述 本板作为DVI Hub控制板，主要功能是接收计算机输入的DVI数据，分三向下行输出 根据上述功能， Dual link DVI Hub电路板可以分为以下几个部分： 1. FPGA部分。主要包括一块FPGA（EP2C8QF256）和一个EPCS4、一个有源晶振20MHhz 2. DVI receiver 部分。主要包括2片panellink receiver（SII163B）including master and slave 3. DVI send 部分. 主要包括3片 （TFP410A） 4. 存储器部分：一个flash存储器（S25FL040A）和一个IIC（AT24C18） 5. DVI 传输端口部分。包括4个DVI端子， 6. 工控部分：1个温度传感器DS18B20 7. 电源部分 : FPGA的bank1和4、百兆芯片和DVI receiver、DVI send用3.3V电压由一片LDO供电（加一开关电源芯片AOZ1010AI以备选）。 FPGA的bank2和3用1.5V电压由一片 LDO供电。 FPGA的核电压用1.25V电压由一片 LDO供电 8. 百兆接口部分：主要包括1个百兆芯片（RTL8201CL）、1个RJ45端子和1个百兆线圈H1102。时钟由FPGA提供 3、 原理图设计具体说明 3.1 . Power部分 本PCB上用到的电源电压有： +3.3V、+1.2V、1.5V。板上芯片用到的数字电压、模拟电压和数字地、模拟地都可以由这些电压或者GND经过电感（磁珠）隔离产生。  输入的5伏电源首先需要滤波电路和保护电路。保护电路由单向二极管和稳压管组成，滤波电路由100UF电容并联0.1UF电容组成。LED管串联150欧电阻用作电源指示灯。  +3.3和+1.2、1.5 v电源设计： +3.3、+1.5和+1.2由+5经过LM108转换得到，其电路图如图1 图1 +5到+3.3、+1.5和+1.2转换电路 调压芯片的输出端并联100UF和0.1UF的电容以稳定输出电压。 其中加入4个二极管可减少LDO芯片的热量 +3.3和+1.2也可+5经过AOZ1010AI转换得到，其电路图如图2 图2 +5到+3.3和+1.2转换电路 经计算后得出本系统的功率要求不高，考虑到成本和电路机构，选择用LDO芯片电源，外加一个AOZ1010AI转换3.3V电源作备用。 3.2 . drive部分  RTL8201CL有如下复用脚 number name Description mode used 1 LDPS LDPS省电模式，高有效 不使能  此外RTL 8201CL 还有如下配置功能脚 number name Description mode used 1 ISOLATE 芯片与MAC隔离 不使能