这是之前做设计的时候存下来的代码,通过quartus使用verilog hdl实现的基本PID控制,做的不算好,只实现了基本的PID控制,精度不敢保证。 之前本来想在网上找,但是找不到不到只能自己学着写。 应付一下课程设计和毕业设计还是可以的。 这是仿真的图,数据变化符合PID的预期,只是精度不够高,可以调整参数确保精度https://img.chkaja.com/41902da1eb616280.png
2021-05-19 09:52:46 9.44MB fpga pid verilog hdl
1
HDL开发7条指令的单周期处理器,包括指令集,并列出指令集的编码,详细给出设计实验的步骤,数据通路里面必要的部件列表,给出数据通路设计表格
2021-05-18 22:02:19 29.55MB 代码 报告
1
同步FIFO的空、满、半满、将空、将满标志都有包含,代码通过modelsim验证
2021-05-17 16:24:31 2KB 半满将空将满
1
基于Verilog HDL 的波形发生器
2021-05-17 11:01:15 6.97MB 波形发生器 VerilogHDL
1
用verilog编写的LDPC编码源程序
2021-05-15 17:29:40 9KB verilogHDL LDPC
1
HDL全减器代码
2021-05-15 09:03:59 2.79MB HDL 全减器
1
HDL月份检测器实现代码
2021-05-15 09:03:07 3.04MB HDL
1
HDL八进制计数器代码实现
2021-05-15 09:03:06 2.81MB HDL
1
HDL跑马灯代码
2021-05-15 09:03:06 2.86MB HDL 跑马灯
1
此文件是可编程逻辑器件设置跑马灯程序实验报告,内容详实,有具体的步骤和程序源代码,并经过精心排版,希望对学习Verilog HDL的朋友提供帮助
2021-05-14 15:03:00 351KB Xilinx ISE 跑马灯程序 VerilogHDL
1