XILINX FPGA数字信号处理权威指南 从HDL到模型和C的描述pdf高清版本

XILINX V5系列FPGA的用户手册，为翻译后的中文版，提供完整的芯片架构：时钟资源、时钟管理技术、锁相环、Block RAM、可配置逻辑块（CLB）

xilinx 7系列 serdes GTP的仿真文件，本人仿真与实际验证通过，对做高速串行的朋友可以借鉴

FPGA Prototyping by SystemVerilog Examples Xilinx MicroBlaze MCS SoC Edition 2nd pdf和azw3格式，分享给大家

针对Xilinx Kintex7 kc705开发板的DDR3设计例程，采用MIG和Vivado，帮助新手快速上手

Xilinx Virtex-4 ML410开发板原理图（含DDR DDR2 SATA PCI PCI-Express Ethernet，共80多页，20层板）强烈推荐！

嵌入式CNN 使用SDSOC和Xilinx Ultrascale +平台在嵌入式OS中部署CNN加速器。 平台 SDx：2018.1 电路板：Xilinx Ultrascale + ZCU 102 FPGA系统 数据类型：现在只有float16！ 工作频率：300MHz 数据运动网络频率：300MHz 版本 转换v0.0： 这个版本需要很长时间（大约11秒）。 由于某些转换层中的参数无法完全加载到片上mem中，因此必须从DDR多次读取它们到FPGA。 因此，在数据通信上花费大量时间。 转换v0.1： 此版本需要9秒钟才能运行转换层。 与conv.v0.0相比，权重缓冲区更大，可以将更多权重读取到片上mem中。 对于conv1 / conv2 / conv3，所有权重都可以一次加载到片上mem中。 对于conv4 / conv5，权重缓冲区一次只能读取1/4权重。 因此，在conv

做为Xilinx SDx生态系统中的一员，SDAccel是首个面向OpenCL、C和C++进行架构优化的编译器，能够让开发者在FPGA上实现类似CPU/GPU的开发体验，例如编译、调试和优化等，例如其实现的FPGA数据中心加速服务相比CPU/GPU单位功耗性能提升了25倍，时延则缩短了50到70倍。

fpga初学者根据夏宇声编写的教材所做的fpga学习笔记，还有自己的体会。希望可以帮助大家

基于xilinx zynq xc7z020-484芯片的系统移植经验总结，包含一些必要的链接，需要的可以自行下载