人工智人-家居设计-PROFIBUS现场总线控制系统的研究及智能从站接口模块的开发.pdf
2022-07-03 19:03:58
2.58MB
ሰඌ k75k ࠎႿೈࡱሹཌඌ֥ೈࡱ۽ӱٚم ³ݒඞᖮ ೈࡱ֥षؿथקਔ࠹ෘࠏྐ༏ඌࠣగሱ߄༢֥ႋႨ ٓຶބۿିྟbЧ໓۴ऌೈࡱሹཌඌ֥ॿࡏഡ࠹ބೈࡱ۽ӱ֥ षؿࣉྛࡥඍđ࿙ᅳ۷ູႵི֥ೈࡱሹཌඌ֥ೈࡱषؿٚൔb ഠ߶ࣜ࠶ބ֥॓ؿᅚ҂ष࠹ෘࠏೈࡱ֥षؿđᄝೈࡱ ֥षؿ֒ᇏթᄝ۽௹ӉaᇉਈمЌᆣaषؿݖӱбࢠگᄖ֩р ؊đᆃུ໙ีᆰࢤ֝ᇁೈࡱೈࡱ༢֥ॖौྟބॖົྟૼཁࢆ ֮đݓଽ֥ೈࡱྛြԛགྷ๔ᇌາࠏbؓႿೈࡱؿ۽ӱඌದჴ طđླေ࿙ᅳ၂۱ࡥьaॹିܔЌᆣೈࡱᇉਈ֥ؿٚൔb ၂aೈࡱ۽ӱॿࡏࢲܒ č၂Ďೈࡱሹཌሸඍ ෮໌࠹ෘࠏೈࡱሹཌඌࣼ൞ᆷᄝ࠹ෘࠏეщӱ֒ᇏҐႨ ؟ჭ߄֥ೈࡱđؓླေщӱ֥ۿି҆ࡱđбೂֆோࠏ֥۲োᆷ ֥၂ᇕڛༀ֥ྴඔऌԮൻཌb҂ླေᆇൌཌਫ਼৵ࢤđཌྷ֒Ⴟ ൭ࠏড֥щཿaԮൻልᇂđᆃᇕልᇂࣼӮູೈࡱሹཌbᄝᆃቆ ྴ֥ඔऌཌ֒ᇏିܔԮൻ֥ᆺႵೈࡱđᄝԮൻ֥ݖӱᇏ߶ᄝ࠹ ෘࠏཁൕࢸ૫ഈԛགྷࠢӮ؟ۿି֥Ҡቔ༢đ ܒӮ၂۱Ҡቔᆜุb ൈೈࡱሹཌ္ࡼ࠹ෘࠏ༢ބ۲ϱॶ֥ۿିࠢӮᄝ၂۱༢֒ ᇏđቋն߄ֹؿߨఃۿିđಖުࡼླ
2022-07-02 14:04:11
305KB
开发了多DSP雷达信号处理板卡。对DSP互连、DSP与FPGA通信以及基于Xilinx FPGA的PCIE总线进行设计。系统可扩展性好、效率高。用DriverStudio开发了WDM总线驱动程序，具有很好的通用性和可移植性。
2022-07-01 10:40:23
783KB
1
(2)总线周转（Turn-around）时间
设备和主机都不会发出指示以指出其收到的包有错误的。不作肯定答复则被认为是有错误的.作为这种错误汇报的方法的结果，主机和USB功能部件需要知道从发送器发完包的时候算起直到它开始收到应答为止过了多少时间。这一段时间被称为总线周转时间.
对于全速/低速处理,定时器在EOP选通脉冲的SE0到J的跳变沿开始计数,在检测到空闲到K的SOP跳变时结束计数;对于高速处理,定时器在线数据返回到静噪电平时开始计数,在数据线离开静噪电平结束计数.
设备的总线转向时间由最差情况的往返延时加上最大的设备响应延时定义.如果在这个最差情况的超时时间内没有接收到响应,那么发送器认为包的传输失败.
许多传输类型都使用超时并将踏解释为错误情况.如果主机期望通过超时指出处理的错误情况,它在发送一个令牌前必须等待完整的总线转向时间,以确保所有下行设备已经超时.
2022-06-30 11:07:00
5.99MB
1