实验内容 1. 设计并实现一个随机数生成电路，每 2 秒 随机生成一个 0~999 之间的数 字，并在数码管上显示生成的随机数。 2. 为系统设置一个复位键，复位后数码管显示“000”，2 秒后再开始每 2 秒 生成并显示随机数，要求使用按键复位。 3. 实验板上输入时钟选择 1kHz 或更高的频率。

第1章 硬件描述语言VHDL 第2章 CPLD和FPGA 第3章 MAXPLUS软件的使用（第1-7节） 学好VHDL的重要性

2018级北京邮电大学电子院大二下数电实验第三题。里面包含了全部文件包括分析。这个其实不难。学弟学妹们可以下载下来学习。想直接交作业之前看看老师的要求有没有变。

2018级北京邮电大学电子院大二下数电实验第二题。里面包含了全部文件包括分析。这个其实不难。学弟学妹们加油

FPGA低功耗的设计技巧，VHDL设计技巧，VHDL编程方法

用VHDL实现8051单片机，源代码和仿真代码，层次清晰，功能完整。如果能把这个啃下来，基本上是一个中级的逻辑工程师。

#Zedboard 的音频接口 ＃＃＃概述 该 VHDL 接口将 Zedboard 上的 ADAU1761 音频编解码器连接到 Zynq PL。 音频信号可以从线路输入插Kong以立体声接收和/或传输到耳机输出插Kong。 该设计最初是由 Mike Field（别名 hamster）开发的。 在他的设计中，它是使用 Zedboard ( ) 过滤音频信号的系统的一部分。 我们提取、修改和扩展了音频接口部分，以提供一个易于使用的独立 IP 核，用于使用 Zedboard 上的音频功能。 ＃＃＃特征 随时可用的独立 IP 块 接口与 100 MHz 系统时钟同步 与 Vivado 兼容 用于测试线路输入和耳机输出的测试台 文档和“如何使用”指南 用于快速评估的即用型比特流 ###作者和贡献者 微电子系统设计研究小组，德国凯泽斯劳滕工业大学，

这是在Quartus II平台下制作完成的将m序列的输出进行（7,4）汉明码编码。再进过加噪模块后，译码输出的工程文件

DE1-SOC 任何与我最近购买的 DE1-SOC 相关的东西。 HDL 教程 我为 Verilog 和 VHDL 所做的教程中的文件。 实践 各种非常简单的项目和实践来熟悉： I/O 和外围设备 开关、按钮、LED、7 段、PS2、VGA、音频视频 I/O、ADC、USB、UART、GPIO、加速度计 协议 RS-232、JTAG、I2C、以太网、VGA 项目 - 打字机打印机（ ）

基于VHDL的数字频率计的设计 论文 VHDL 数字频率计 EDA MAX+PLUSⅡ