数字时钟(原理图+pcb)
2019-12-21 20:32:49 8.8MB 数字时钟
1
1.设计一台能以十进制数字显示“时”、“分”、“秒”的数字式石英钟,以LED数码管作为显示器件。 2、走时精度应高于机械时钟,具有校时功能(能对时、分进行校正)。    时、分通过按键进行校正,至少有单向(最好双向),秒校正通过按键清零。 3、具有模仿中央人民广播电台的整点报时功能,响1s,停1s!前四声为低音,最后一响为高音,音响结束时正好为整点。 4、完成电路全部设计后,通过实验箱验证设计课题的正确性。
2019-12-21 20:32:12 63KB 数字时钟
1
个人课程作业,基于Verilog HDL的数字时钟设计,包括源代码和设计报告,供交流学习使用。如有使用,请注明出处。
2019-12-21 20:30:49 212KB HDL 代码 报告
1
基本功能完全具备,仿真波形你大可自己编译,程序段都是对的,希望对您有用
2019-12-21 20:29:22 7KB EDA ,数字时钟
1
用Quartus2编的数字时钟 VHDL语言 可以开始停止,清零,调整时间,还会整点报时
2019-12-21 20:27:56 347KB VHDL 数字时钟 Quartus2
1
1、设计一个能显示日期、小时、分钟、秒的数字电子钟,并具有整点报时的功能。 2、由晶振电路产生1HZ标准的信号。分、秒为六十进制计数器,时为二十四进制计数器。 3、可手动校正时、分时间和日期值。
1
挺好的,本系统是采用555构成的多协振荡器74LS90芯片组合做成的数子时钟系统。其中用555构成的多协振荡器产生震荡频率,再用74LS 90芯片组合成分频电路对震荡频率进行分频,然后对选用74LS92和74LS90分别作为时计数器和分、秒计数器,
1
基于Multisim的数字时钟原始文件,可以显示时间。
2019-12-21 20:04:19 528KB Multisim
1
(1) 设计指标 1. 时钟以十二小时为一个周期 2. 显示时、分、秒; 3. 具有校时功能,可以对时和分单独校时; 4. 为了设计的稳定性和准确,由石英晶体振荡电路提供时间基准信号
2019-12-21 20:00:41 87KB 数字时钟
1
数码管显示的一个数字时钟,具有按秒走时功能,能够分别显示小时(2位24小时)、分种秒的功能,以及整点报警功能。要求走时精度不小于±1秒/月。增加时间调整功能模式,在此模式下能分别预置时分秒的数值 美观、清晰、人性化的屏幕设计方案。 内含详细设计报告,并附有系统GDF图标,以及操作流程说明。 总之很详细,只要是学过一点点EDA的都会,都看懂。
2019-12-21 19:59:58 265KB VHDL 数码管显示 整点报时 定时
1