本文介绍了ZYNQ芯片的裸机编程方法，包括硬件平台的搭建、裸机程序的编写、调试和优化等方面。作者详细讲解了ZYNQ芯片的架构和寄存器的使用方法，并给出了多个实例，帮助读者深入理解ZYNQ芯片的裸机编程。本文适合有一定FPGA开发经验的工程师和学生学习。
2023-10-28 15:45:29
38.77MB
1
基于zynq7020的通过VDMA读取ov5640摄像头数据并显示的完整工程,本工程在正点原子的例程基础上进行了简化和优化,删除了非必要的模块,并添加了大量中文注释,增强了工程的可读性
2023-06-08 21:36:51
69.03MB
1
Xilinx Zynq-7000嵌入式系统设计与实现:基于ARM Cortex-A9双核处理器和Vivado的设计方法
2023-05-17 23:09:07
106.34MB
1
实现在zynq平台上的dma数据传输，并实现lwip发送给上位机
2023-05-09 15:37:23
9KB
基于zynq_7000设计的PL侧产生数据通过DMA发送至PS的DDR中，再通过串口发送至上位机中。经过验证之后无数据丢失。
2023-04-24 21:43:05
54.99MB
1
vivado2018.3关于microblaze程序不能嵌入到bit文件里的补丁，补丁下载解压后，直接复制到vivao相应的安装目录下
2023-04-11 23:38:21
54.35MB
1
基于ZYNQ实现了软硬协同的硬件加速器系统，实现对于LeNet-5卷积神经网络识别MNIST手写集的加速。PL端实现卷积层、池化层、全连接层的并行加速，PS端实现验证测试流程的控制。两者通过AXI总线连接，实现控制信识别结果的传递
2023-04-11 20:24:40
58.97MB
1
PL 和 PS 的高效交互是 zynq 7000 soc 开发的重中之重，我们常常需要将 PL 端的大量数
据实时送到 PS 端处理，或者将 PS 端处理结果实时送到 PL 端处理，常规我们会想到使用 DMA
的方式来进行，但是各种协议非常麻烦，灵活性也比较差，本节课程讲解如何直接通过 AXI 总
线来读写 PS 端 ddr 的数据，这里面涉及到 AXI4 协议，vivado 的 FPGA 调试等。
2023-04-07 11:01:57
42.69MB
1