基于VHDL的FPGA开发快速入门·技巧·实例.part07
2023-12-26 23:32:51 4.78MB VHDL FPGA
1
基于VHDL的FPGA开发快速入门·技巧·实例.part04
2023-12-26 23:27:31 12MB VHDL FPGA
1
基于VHDL的FPGA开发快速入门·技巧·实例.part03
2023-12-26 23:26:59 12MB VHDL FPGA
1
可在MaxPlus Ⅱ或Quartus Ⅱ等软件平台上进行仿真模拟,本人上一篇文章有仿真图像,可进行参考。 主要基于FPGA进行自动售货机控制系统的设计与实现。系统采用硬件语言VHDL进行描述和设计,在开发软件MaxPlus Ⅱ中进行仿真与模拟。 本系统中包括六个主要模块,分别为选择商品模块、投币模块、计时模块、出货模块、找零模块、显示模块,用VHDL语言描述各个子模块,并实现各子模块和总体系统的互相调用。将程序在MaxPlus Ⅱ软件平台上进行编译仿真,通过分析仿真结果,自动售货机系统具有商品选择、投币处理、比价、出货找零、计时、异常退币等主要功能,符合设计要求。
2023-12-22 21:42:23 5KB fpga开发
1
基于VHDL的最简单四路抢答器设计
2023-12-22 19:05:30 1KB VHDL 四路抢答器
1
说明:数码管显示十秒倒计时,如有选手抢答,则计时直接置0,数码管显示显示抢答选手编号
2023-12-12 12:20:54 631B EDA5人抢答器VHDL
1
VHDL操作符列表及相应的优先级列表aaa
2023-11-13 14:03:03 62KB VHDL
1
FPGA IP 源码解密 Vivado加密的IP文件解密复原为Verilog或者VHDL源码 Modelsim可以编译仿真的vp加密文件均可以解密复原为Verilog或者VHDL源码 符合P1735格式保护的代码基本都可以解密还原源代码
2023-10-17 18:50:46 152KB fpga开发 网络协议 软件/插件 安全
1
ue的verilog,vhdl,systemverilog高亮文件
2023-10-14 15:27:44 6KB ue高亮文件 verilog vhdl systemverilog
1
侯伯亭版VHDL语言经典教程《VHDL硬件描述语言与数字逻辑电路设计(第三版)》
2023-09-07 15:39:10 24.9MB VHDL 数字逻辑电路
1