Xilinx的AXI总线协议，给英文不好的同学准备的，介绍的很详细。 AXI 总线协议资料整理 第一部分： 1、 AXI 简介： AXI（ Advanced eXtensible Interface）是一种总线协议，该协议是 ARM 公司提出的 AMBA（ Advanced Microcontroller Bus Architecture） 3.0 协议中 最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线。它的地址/控 制和数据相位是分离的，支持不对齐的数据传输，同时在突发传输中，只需要首 地址，同时分离的读写数据通道、并支持显著传输访问和乱序访问，并更加容易 就行时序收敛。 AXI 是 AMBA 中一个新的高性能协议。 AXI 技术丰富了现有 的 AMBA 标准内容，满足超高性能和复杂的片上系统（ SoC）设计的需求。 2、 AXI 特点： 单向通道体系结构。信息流只以单方向传输，简化时钟域间的 桥接，减少门数量。当信号经过复杂的片上系统时，减少延时。 支持多项数据交换。通过并行执行猝发操作，极大地提高了数据吞吐能力， 可在更短的时间内完成任务，在满足高性能要求的同时，又减少了功耗。 独立的地址和数据通道。地址和数据通道分开，能对每一个通道进行单独优 化，可以根据需要控制时序通道，将时钟频率提到最高，并将延时降到最低。 第二部分： 本部分对 AXI1.0 协议的各章进行整理。

plbv46_axi_bridge（AXI总线、PLB总线详解）

AXI总线中文详解，适合FPGA\数字IC开发及学习人员

AXI总线协议官方手册

xilinx zynq axi总线资料，包括axi总线的官方手册，axi总线的使用说明

这个文档是有关AXI4总线读写信号和低功耗信号的描述

行业分类-电信-在分体模块间进行AXI总线信号发送接收的方法及装置.rar

ZYNQ AXI总线PL/PS间通信的例程代码，需要的可以下载来看看

AXI总线内部传统的核间通信结构对处理器核之间的通信存在多方面的限制，已难以满足多核SoC(System on Chip)日益发展的性能需求。提出以交点队列(Crosspiont-Queued，CQ)型Crossbar代替传统的核间通信结构，设计一种多层AXI总线。通过Simulink工具对交点队列型核间通信结构进行建模与仿真，确定其交点缓存的最佳深度。并结合VCS仿真工具对所设计的RTL代码进行了全方面的仿真，结果表明，所设计的通信架构能够完整地实现读写功能。

AMBA和AXI总线文档 102202_0100_01_Introduction_to_AMBA_AXI.pdf ARM_AMBA3_APB.pdf AXI4_specification.pdf