7.4 上电过程建议
1. VLOGIC振幅必须≤VDD振幅
2. VDD上升时间（TVDDR）为实际值的 10%到 90%之间
3. VDD上升时间（TVDDR）≤100ms
4. VLOGIC上升时间（TVLGR）为实际值的 10%到 90%之间
5. VLOGIC上升时间（TVLGR）≤3ms
6. TVLG-VDD为从 VDD上升沿到 VLOGIC上升沿的时间
7. VDD和 VLOGIC必须是单调边沿
7.5 系统结构图
2022-11-23 14:24:20
719KB
1
目录
第1 章运算器......................................................................................................................................1
1.1 基本运算器实验.....................................................................................................................1
1.2 超前进位加法器设计实验.....................................................................................................6
1.3 阵列乘法器设计实验...........................................................................................................12
第2 章存储系统................................................................................................................................14
2.1 静态随机存储器实验...........................................................................................................14
2.2 Cache控制器设计实验.........................................................................................................18
第3 章控制器....................................................................................................................................23
3.1 时序发生器设计实验...........................................................................................................23
3.2 微程序控制器实验...............................................................................................................26
第4 章系统总线与总线接口............................................................................................................36
4.1 系统总线和具有基本输入输出功能的总线接口实验.......................................................36
4.2 具有中断控制功能的总线接口实验...................................................................................41
4.3 具有DMA控制功能的总线接口实验..................................................................................43
第5 章模型计算机............................................................................................................................45
5.1 CPU与简单模型机设计实验...............................................................................................45
5.2 硬布线控制器模型机设计实验...........................................................................................53
5.3 复杂模型机设计实验...........................................................................................................57
第6 章输入输出系统........................................................................................................................71
6.1 带中断处理能力的模型机设计实验...................................................................................71
6.2 带DMA控制功能的模型机设计实验..................................................................................85
6.3 典型I/O接口8253 扩展设计实验.......................................................................................91
第7 章精简指令系统计算机............................................................................................................95
7.1 计算机的指令系统..................................................................................................................95
7.2 基于RISC技术的模型计算机设计实验................................................................................98
第8 章重叠处理机..........................................................................................................................103
8.1 重叠的基本原理和思想.....................................................................................................103
8.2 基于重叠技术的模型计算机设计实验.............................................................................105
第9 章流水线处理机........................................................................................................................ 114
9.1 流水线的原理及基本思想.................................................................................................114
9.2 基于流水技术的模型计算机设计实验.............................................................................
2022-11-20 20:57:59
2.3MB
1