4.1 PCIe总线的基础知识 与 PCI 总线不同，PCIe 总线使用端到端的连接方式，在一条 PCIe 链路的两端只能各 连接一个设备，这两个设备互为是数据发送端和数据接收端。PCIe 总线除了总线链路外， 还具有多个层次，发送端发送数据时将通过这些层次，而接收端接收数据时也使用这些层次。 PCIe 总线使用的层次结构与网络协议栈较为类似。 4.1.1 端到端的数据传递 PCIe 链路使用“端到端的数据传送方式”，发送端和接收端中都含有 TX(发送逻辑)和 RX(接收逻辑)，其结构如图4 1所示。 由上图所示，在 PCIe 总线的物理链路的一个数据通路(Lane)中，由两组差分信号，共4 根信号线组成。其中发送端的 TX 部件与接收端的 RX 部件使用一组差分信号连接，该链路也 被称为发送端的发送链路，也是接收端的接收链路；而发送端的 RX 部件与接收端的 TX 部件 使用另一组差分信号连接，该链路也被称为发送端的接收链路，也是接收端的发送链路。一

通过串行 RS232 在 Xilinx FPGA 上进行 Verilog HDL Pong 游戏。 该项目在 XUPV2P 板上开发。 对于另一块板，只需将 verilog (*.v) 文件复制到新项目中即可轻松移植。 特征： 开始菜单 分数 2人 使用键盘通过 RS232 作为输入 [W,S , Up,Down] 进行控制 TODO：（欢迎贡献。） 添加颜色 秘籍 物品 其他版本 许可证：麻省理工学院许可证。 *您可以使用终端或腻子在 RS232（无差异位）协议上进行通信。 如果您有问题，请确保设置的 buad rate 正确，另一个可能是计时。 感谢：fpga4fun.com for RS232 Transmitter/Receiver

此文件是赛灵思设计套件10.1深入教程，来源于赛灵思官网

Vivado 设计套件的UltraFast 设计方法指南(UG949) - 赛灵思

赛灵思给出的LTE中数字上下变频CFR和DPD解决方案-Xilinx-LTE-DUC-DDC-PC-CFR-and-DPD

Xilinx推出赛灵思EasyPath-6 FPGA.pdf

赛灵思高性能40nm Virtex-6 FPGA系列通过全生产验证 (2).pdf

赛灵思推出最新Virtex-6／Spartan-6 FPGA连接开发套件.pdf

赛灵思45nm Spartan-6 FPGA系列实现全面量产供货.pdf

赛灵思高性能40nm Virtex-6 FPGA系列通过全生产验证 (1).pdf