通过串行 RS232 在 Xilinx FPGA 上进行 Verilog HDL Pong 游戏。
该项目在 XUPV2P 板上开发。 对于另一块板，只需将 verilog (*.v) 文件复制到新项目中即可轻松移植。
特征：
开始菜单
分数
2人
使用键盘通过 RS232 作为输入 [W,S , Up,Down] 进行控制
TODO：（欢迎贡献。）
添加颜色
秘籍
物品
其他版本
许可证：麻省理工学院许可证。
*您可以使用终端或腻子在 RS232（无差异位）协议上进行通信。 如果您有问题，请确保设置的 buad rate 正确，另一个可能是计时。
感谢：fpga4fun.com for RS232 Transmitter/Receiver
2021-12-22 20:49:55
1.64MB
1
Vivado 设计套件的UltraFast 设计方法指南(UG949) - 赛灵思
2021-08-29 20:47:23
15.07MB
1
赛灵思给出的LTE中数字上下变频CFR和DPD解决方案-Xilinx-LTE-DUC-DDC-PC-CFR-and-DPD
2021-07-15 11:31:26
933KB
1
赛灵思高性能40nm Virtex-6 FPGA系列通过全生产验证 (2).pdf
2021-07-13 19:04:43
70KB
赛灵思推出最新Virtex-6／Spartan-6 FPGA连接开发套件.pdf
2021-07-13 18:08:53
98KB
赛灵思高性能40nm Virtex-6 FPGA系列通过全生产验证 (1).pdf
2021-07-13 18:08:23
91KB