利用Multisim仿真软件研究并设计一个纯硬件构成的六位数字秒表。该秒表主要包括自行设计的时钟发生电路,以74LS160为基础的计数器,以及LED译码驱动电路,外围控制电路等,并简要说明了硬件结构。仿真结果表明,该设计思路合理,可行,运行可靠,易于实现。
2019-12-21 20:27:35 523KB Multisim;数字秒表;74LS160
1
课程实验 秒表的显示范围是00:00:00-59:59:99,显示精度为10ms,其拥有可控的自动报警功能(可通过蜂鸣器控制模块的clk端选择计数一小时后报时或者不报时,如想要报时则接通clk端,反之clk端断开,选择报时则计数达到一小时后蜂鸣器会响一声,否则蜂鸣器不响,)、可控的启动功能
2019-12-21 20:22:06 646KB 数字秒表设计
1
基于FPGA的数字秒表设计,运用VHDL语言,程序代码,调试成功
2019-12-21 19:56:54 1.49MB FPGA VHDL
1