制作的简易数字电子称，可以LCD显示和单价设置，精确度不够，可以适当修改

数字电子基础 第三版 李庆常 王美玲 课后习题答案

资料中包含proteus仿真文件及程序源码。 包含功能： 1) 显示功能：可以显示时、分、秒（基于1602液晶显示屏） 2) 校时功能：可以分别对时分秒进行单独校时，使其校正到标准时间（其中可以进行加一和减一的操作） 3) 整点报时功能：到达整点蜂鸣器响进行报时 4) 闹钟功能：到达设定的闹钟时间时蜂鸣器响。（其中闹钟时间可以手动调整）

4060 下载 14级二进制串行计数/分频器 4510 下载 可预置BCD码加/减计数器 4543 下载 BCD七段锁存译码,驱动器

模拟电子Multisim仿真实验，共121个文件； 数字电子Multisim仿真实验，共134个文件。

本文是用verilog语言来描述一个基于FPGA的多功能数字电子时钟的设计，该设计具备时间显示，准确计时,时间校准, 定时闹钟等功能。本文首先介绍了需要完成的工作，然后介绍了系统整体设计以及源代码开发过程。源代码首先在Quartus软件上进行仿真、综合，通过后下载到正点原子新启点开发板上，在FPGA器件上的试验结果表明上述功能全部正确,工作稳定良好。 1、能够用数码管或液晶屏显示时、分和秒（采用24小时进制）； 2、具有按键校时功能，对小时和分单独校时，对分校时时，停止向小时进位； 3、具有闹钟功能，闹钟铃声为自主设计的用蜂鸣器发出的声音； 4、通过按键设置闹钟功能，且自动停闹和手动操作停闹； 5、其它创意设计：增加闹钟模式开启指示灯和闹铃提示灯；可以作为秒表使用。

基于FPGA的数字电子时钟，采用verilog语言编写，引脚已经设置好，直接运行上传即可使用。本文是用verilog语言来描述一个基于FPGA的多功能数字电子时钟的设计，该设计具备时间显示，准确计时,时间校准, 定时闹钟等功能。本文首先介绍了需要完成的工作，然后介绍了系统整体设计以及源代码开发过程。源代码首先在Quartus软件上进行仿真、综合，通过后下载到正点原子新启点开发板上，在FPGA器件上的试验结果表明上述功能全部正确,工作稳定良好。 1、能够用数码管或液晶屏显示时、分和秒（采用24小时进制）； 2、具有按键校时功能，对小时和分单独校时，对分校时时，停止向小时进位； 3、具有闹钟功能，闹钟铃声为自主设计的用蜂鸣器发出的声音； 4、通过按键设置闹钟功能，且自动停闹和手动操作停闹； 5、其它创意设计：增加闹钟模式开启指示灯和闹铃提示灯；可以作为秒表使用。

数字电子技术基础(阎石 第5版)数字电子技术基础(阎石 第5版)数字电子技术基础(阎石 第5版)

武汉理工大学数电考试试卷，很有用，是2011年的考试试卷。。

很好的数字技术期末考试哦数字电路与逻辑设计模拟题 一、 选择题 1、（36.7）10 的8421BCD码为。（） A、（0110110.101）8421BCD B、（0011110.1110）8421BCD C、（00110110.0111）8421BCD D、（110110.111）8421BCD 2、与（6B.2）16相对应的二进制数为（） A、（1101011.001）2 B、（01101010.01）2 C（11101011.01）2 D、（01100111.01）2 3、在BCD码中，属于有权码的编码是（） A、余3码 B、循环码 C、格雷码 D、8421码 4、如图1-1所示门电路，按正逻辑体制，电路实现的逻辑式F=（） 5、如果1-2所示的波形图，其表示的逻辑关系是（） 6、下列器件中，属于组合电路的有（） A、计数器和全加器 B、寄存器和比较器 C、全加器和比较器 D、计数器和寄存器 7、异或门F=A B两输入端A、B中，A=0，则输出端F为（） A、A B B、B C、 D、0 8、已知4个组合电路的输出F1～F4的函数式非别为：F1=AB+ C， F2=AB+ CD+BC，F3= +B ，F4=（A+ ）•（ + ），则不会产生竞争冒险的电路是( ) A、电路1 B、电路2 C、电路3 D、电路4 9、边沿触发JK触发器的特征方程是（） A、θ = +k B、θ = + C、θ =J + D、θ =J +K 10、用n个出发器件构成计数器，可得到的最大计数长度为（