除法器:32处以16位,fpga可综合,verilog代码
2019-12-21 19:44:17 22KB 除法器
1
MD5加密算法,asp版,用法示例如下: response.write MD5("123456",16) & "" response.write MD5("123456",32)
2019-12-21 19:42:14 11KB md5 asp.md5 md5加密 16位md5 aspmd5
1
16位浮点FFT算法的VHDL实现,16位浮点FFT算法的VHDL实现,16位浮点FFT算法的VHDL实现,16位浮点FFT算法的VHDL实现,16位浮点FFT算法的VHDL实现,16位浮点FFT算法的VHDL实现,16位浮点FFT算法的VHDL实现,16位浮点FFT算法的VHDL实现,16位浮点FFT算法的VHDL实现,16位浮点FFT算法的VHDL实现,16位浮点FFT算法的VHDL实现,16位浮点FFT算法的VHDL实现,16位浮点FFT算法的VHDL实现,16位浮点FFT算法的VHDL实现,16位浮点FFT算法的VHDL实现,16位浮点FFT算法的VHDL实现,
1
使用STC15W系列单片机的定时器0和定时器2以16位自动重装模式分别在两个端口输出脉冲,以LCD12864液晶显示定时器开启和关闭状态。
2019-12-21 19:37:24 55KB STC15W 定时器0
1
16位实验CPU设计实例介绍 实验报告+测试文件
1
SPI接口 TM7705 AD7705 16位ADC数据 采集模块 输入增益可编程
2019-12-21 19:26:57 6.48MB AD7705
1
16位乘法器VerilogHDL源代码,适合于初学者
2019-12-21 19:21:14 7KB 16位 乘法器 Verilog HDL
1
本程序用msp430f5529launch pad 控制16位高精度adc ads1115程序
2019-12-21 18:57:26 95KB msp430f5529 ads1115
1
此例程基于stm32对于16位的ads1118做信息采集,测试成功,所采ad具有较高的精度
2019-12-21 18:57:18 3.33MB 16位adc stm32 ads1118
1