采用状态机机制实现ADC0809采样控制，用VHDL编写，开发环境为quartus8.0，利用modesim-altera仿真验证

EDA Verilog VHDL 课程设计 程序EDA Verilog VHDL 课程设计 程序EDA Verilog VHDL 课程设计 程序EDA Verilog VHDL 课程设计 程序EDA Verilog VHDL 课程设计 程序EDA Verilog VHDL 课程设计 程序EDA Verilog VHDL 课程设计 程序EDA Verilog VHDL 课程设计 程序EDA Verilog VHDL 课程设计 程序EDA Verilog VHDL 课程设计 程序

十六进制加减计数器 可置零 置一 vhdl 通过设置s值 进行加减转换

想出了一个半整数分频的VHDL语言描述.其实很多问题只要你耐心，也是比较容易的 写出来与大家共享，共同讨论，半整数分频当然还有其他的方法 我认为这种看起来蛮简单的

基于硬件描述语言实现HDB3码的编码与译码，具有很强的仿真能力

VHDL编程实例.pdf VHDL编程实例.pdf

学校的课程设计要求，提供资源仅供参考。本课设基于FPGA和verilog-HDL语言进行设计。首发原创！

显示十字路口东西南北两个方向的红黄绿灯的指示状态，并能用数码管倒计时显示剩余时间。

UART的全套VHDL语言 包含了接收发送程序，已测试过

国外用vhdl 语言写的SD卡读写SPI模式，希望对你有用.