基于FPGA的奇偶校验码，低密度奇偶校验码 (LDPC)是一种特殊的具有稀疏的奇偶校验矩阵的线性纠错码。本课题从理论和硬件实现两方面对LDPC码进行讨论研究,最后完成LDPC码的编码设计。它的直接编码运算量较大,通常具有码长的二次方复杂度.为此,利用有效的校验矩阵 ,来降低编码的复杂度 ,同时研究利用大规模集成电路实现LDPC码的编码，在QuartusⅡ开发平台上，应用VHDL语言实现了有效的编码过程,为LDPC码的硬件实现和实际应用提供依据。
2019-12-21 20:50:17
15KB
1
本资源是基于matlab平台对LDPC码编译码原理的仿真，编码采用PEG算法，译码采用l和积译码，有详细注释。有问题欢迎留言讨论。
2019-12-21 20:48:38
4KB
1
MATLAB的LDPC仿真程序，包含Mackay构造法，BP译码，BF译码，LLR BP译码，能够完美运行出结果，理论支持任何码率，
2019-12-21 20:45:57
13KB
1