搜索【Verilog代码】的结果

基于FPGA的汉明码的编码与解码的实现，Verilog代码

基于FPGA的汉明码的编码与解码的实现，Verilog代码，Modelsim仿真

2019-12-21 19:22:38 1.42MB FPGA 汉明码

1

verilog的ds18b20代码

ds18b20的verilog代码，已经通过了测试，所用的板子是21EDA

2019-12-21 19:22:19 836KB verilog代码 ds18b20 已经成功

1

SD卡SPI模式初始化和读取Verilog代码及相应仿真模型

Verilog SD卡SPI模式初始化和读取Verilog代码及相应仿真模型，其中仿真模型仅支持 CMD0 CMD8 CMD55 CMD41完成SD卡初始化及CMD17读取数据，供各位参考指正。

2019-12-21 18:58:58 30KB SD卡 SPI模式 仿真模型 数据读取

1

AES CMAC模式verilog实现

这是采用verilog HDL编程实现的128位AES CMAC模式密码算法，附有testbench，很好的代码。

2019-12-21 18:57:21 166.49MB AES算法 CMAC实现 verilog代码

1

i2c_master verilog代码+testbench

修改了原code中不合理的地方：1、不符合I2C标准的端口处理方式 2、增加io_pad接口模块 3、testbench中增加I2C协议上拉电路 4、修改了原设计中sda信号输出方式不完善的地方 5、修改了远设计中SDA,SCL初始状态

2019-12-21 18:54:18 2KB verilog i2c master testbench

1

电梯的verilog代码

电梯程序的verilog实现经过quartus验证通过

2019-12-21 18:52:44 334KB verilog 代码电梯

1

基于FPGA的fir滤波器程序verilog代码

基于FPGA的fir滤波器程序，verilog代码

2019-12-21 18:49:58 2.56MB fir滤波器

1

基于fpga的4ppm编码调制verilog代码

基于fpga的4ppm编码调制verilog代码简单易懂

2019-12-21 18:48:02 697B ppm 编码调制 fpga

1

中值滤波verilog代码

verilog编写的中值滤波

2008-08-21 00:00:00 1.69MB 中值滤波 verilog

1