基于Intel(Altera)的Quartus II平台FPGA的任意字节数的UART(串口)接收工程源码: 1、详细的仿真TB文件; 2、单字节 起始位1bit,数据位8bit,停止位1bit,无奇偶校验; 3、通过参数化设置,可实现任意字节数的UART接收 4、详细的说明文件请参考本人博文《https://wuzhikai.blog.csdn.net/article/details/126229191》。
2023-06-02 10:40:26 10.34MB FPGA UART Altera intel
1
Vivado工程,Carry4实现TDC,精度较高
2023-05-30 15:09:39 9.51MB fpga
基于RGMII的UDP网络数据通信,学习FPGA的千兆以太网通信
2023-05-29 20:22:11 5.79MB fpga以太网 fpga_网络 rgmii rgmii_udp
代码实现ddr3功能,并非控制器功能
2023-05-23 19:10:36 458KB fpga开发 ddr3
1
本资源是紫光同创 Logos 系列 FPGA 平台 RGMII 与 GMII 桥接模块源代码,使用 GTP_ISERDES 和 GTP_OSERDES 原语和输入输出 BUF 实现,GTP_ISERDES 和 GTP_OSERDES 均配置为 DDR 模式,可用于千兆以太网通信中实现双倍数据速率。
2023-05-18 21:31:21 2KB fpga开发
1
基于Intel(Altera)的Quartus II平台FPGA的IIC协议实现工程源码: 1、详细的仿真TB文件,包括IIC从机器件的Verilog仿真模型; 2、可实现单字节的读、写操作; 3、通过参数化设置,可实现16位或者8位地址; 4、详细的说明文件请参考本人博文《https://wuzhikai.blog.csdn.net/article/details/120719302》《https://wuzhikai.blog.csdn.net/article/details/120752864》。
2023-05-18 21:27:32 28.25MB IIC i2c FPGA
1
使用fpga mdio接口配置RTL8201F为RMII接口,100m以太网配置完毕可以正常通信,配置过程可以看一看博客。
2023-05-18 17:22:09 4KB RTL8201F FPGA MDIO RMII
1
Xilinx Zynq-7000嵌入式系统设计与实现:基于ARM Cortex-A9双核处理器和Vivado的设计方法
2023-05-17 23:09:07 106.34MB zynq FPGA
1
用Verilog语言实现sccb驱动协议,将i2c协议起始位、数据位、结束位通过状态机的不同组合,实现sccb协议的读和写操作。
2023-05-15 21:43:47 778KB FPGA SCCB IIC 协议
1
对于之前的应用程序测试平台,我们使用公司内部开发的控制器板,但该板需要一套单独的兼容工具链来这些应用程序。此外,我们还很难对这些工具链的用户界面进行导航,不得不使用额外的测试和测量设备。   有了虚拟仪器,我们可以使用同一套软件和模块化硬件执行以下测试:   测试常见的协议(SPI, ASC, I2C)   测试PWM,ICU   测试模拟/数字转换器   测试控制器区域网络(CAN)   测试时钟和门控   测试多模块同时运行系统   对于需要测试的应用来说,使用FPGA的可重编程功能,它和LabVIEW之间的自动化接口 以及CAN分析仪功能,我们可以很容易地开发我们的系
1