此压缩包为数字逻辑课程设计的《数字钟》的设计。里面包括详细的报告设计过程 和 详细的电路图,以及每一步的详细参数,对要进行《数字钟》设计的很有帮助!
2019-12-21 22:09:04 525KB 数字逻辑 数字钟 设计报告 电路图
1
51单片机数字钟课程设计(带闹钟,还有数字串在数码管上滚动显示的案例),C语言源程序+PROTEUS仿真电路图。
2019-12-21 22:02:43 55KB 课程设计 89C51 闹钟 数字钟
1
设计一基于数字钟的大小月份自动调节系统要求如下: . 实现大小月份自动调节功能。即日期的计数实现大月31天,小月30天,二月28天。
2019-12-21 21:59:06 530KB 数字钟 大小月份自动调节系统
1
使用qurtusII 9.1设计并下载到SmartSOPC实验系统中。 本实验利用QuartusII软件,结合所学的数字电路的知识,采用自顶向下的分析方法。首先分析了多功能数字钟的设计要求、所需实现的功能,然后分析了实现每个功能所需要的基础模块,最后进一步分析了各种基础模块。在具体设计时,采用的是自底向上的设计方法。首先设计各种基础模块,然后设计各种功能模块,最后进行综合设计。本次设计除了实现基本的时钟电路外,还实现了整点报时、闹钟、日期、星期、秒表等多种功能: 1. 设计一个具有校时、校分,清零,保持和整点报时等功能的数字钟。基于QuartusⅡ软件或其他EDA软件完成电路设计。 2. 对该电路系统采用层次化的方法进行设计,要求设计层次清晰、合理。 3. 完成顶层电路原理图的设计,编写相应功能模块的HDL设计程序。 4. 对该电路系统进行功能仿真。 5. 根据EDA实验开发系统上的FPGA芯片进行适配,生成配置文件或JEDEC文件。 6. 将配置文件或JEDEC文件下载到EDA实验开发系统。 7. 在EDA实验开发系统上调试、验证电路功能。
1
利用vivado平台设计数字钟,设计状态机分时复用数码管位选端,逐位置入数字并计时,初学者设计多多包涵
2019-12-21 21:47:00 823KB FPGA
1
单片机原理及应用课程设计任务书 数字钟 要求:24小时制时间显示,可随时进行时间校对调整,整点报时及闹钟功能。(或根据实际数字钟增加其它功能)。
2019-12-21 21:45:47 244KB c51
1
数字时钟 24小时制 数字电子课程设计 。。。。。。 。。
2019-12-21 21:43:33 129KB 课程设计 数字电路 数字钟
1
基于单片机MSP430F6638(其他430系列均适用)、OLED显示屏以及矩阵键盘。本数字钟具有设置时间、日期,设置闹钟(5个)等功能。包含所有的.c和.h文件,
2019-12-21 21:39:55 108KB 单片机 数字钟
1
可实现闹钟,整点报数,软件复位,校正时、分信息。 但是由于做得匆忙,注释没有写。慎点。
2019-12-21 21:38:26 2.46MB 数字钟
1
这个是Multisim的仿真图,及电路已经连接好了。功能:计时,清零,修改时间
2019-12-21 21:33:51 273KB 数字钟
1