北交计算机体系结构Cache实验报告

Cache映像策略和数据访问流性能分析

java开发的cache模拟器，带有界面，能够设置 Cache、 Cache 块的大小，能够设置Cache 的映射机制：直接映射、n-路组相联，能够设置 Cache 的替换策略：LRU、FIFO，能够设置 Cache 的写策略：写回法、写直达法

操蛋的Cache数据库的ODBC驱动。2015版的，性能比2010的好很多。

清华大学电子系微机原理课程设计题目。4人合作完成。 包含CPU的VHDL、Verilog源代码、仿真文件、波形结果、系统框图、实验报告、以及一个简易汇编器的源代码和可执行文件。 Quartus仿真实现了32位RISC微处理器，支持数据处理（包括乘除法），数据传送，子程序调用，中断及跳转。时序仿真主频可达70MHz。 采用Tomasulo算法处理指令流水中的数据相关，并提出了一种对Tomasulo就够的改进。设计了Cache结构提高访存效率。

java连接医院专用的cache数据库的相关jdbc配置和cache数据库的驱动。

cache 设计资料，详细描述了如何设计cache 的基本原理

This project is intended to help you to understand the cache architecture and its mechanism. In this project, you will design a first-level data cache controller with Verilog HDL step by step. You may need to review the knowledge about the language to make sure you can finish the project smoothly.

verilog编写的MIPS五级流水线，实现四十余条指令，使用512B的一级数据cache（高速缓存）。附带测试程序与说明文档。

cache数据库入门和新手指南的资料，cache是后关系型数据库比oracle查询速度快8-10倍！