状态机是逻辑设计的重要内容，状态机的设计水平直接反应工程师的逻辑功底，所以许 多公司的硬件和逻辑工程师面试中，状态机设计几乎是必选题目。本章在引入状态机设计思 想的基础上，重点讨论如何写好状态机。 本章主要内容如下： · 状态机的基本概念； · 如何写好状态机； · 使用Synplify Pro 分析FSM。

HDL游戏改中文名工具.rar

内容简介计算机基础知识及性能评价方法；数字电路及veriloghdl简介；计算机加、减、乘、除及开方的各种算法(包括wallacetree快速乘法器和newton-raphson及goldschmidt除法和开方算法)及其veriloghdl实现；指令系统结构和alu及多端口寄存器堆的veriloghdl设计；单周期、多周期和流水线cpu的veriloghdl设计；精确中断和异常处理及其电路实现；浮点算法及带有浮点部件fpu的流水线cpu的veriloghdl设计；多线程cpu的veriloghdl设计；存储器、cache和虚拟存储器管理以及带有cache、tlb和fpu的cpu设计；多核cpu的veriloghdl设计：异步通信接口uart、ps/2键盘与鼠标接口、视频图像阵列vga接口、i2c串行总线接口和pci并行总线接口的veriloghdl设计；高性能计算机及互联网络设计。书中的veriloghdl源代码基本上都附有功能仿真波形，以便加深对计算机原理的理解和对计算机设计方法的掌握。

基于FPGA实现的DDS信号发生器。使用Verilog HDL实现，包含书名文档

nocgen：NoC（片上网络）生成器，它生成由片上路由器组成的NoC的Verilog HDL模型

Palnitkar_verilog HDL数字设计与综合(第二版）_课后习题答案 Verilog HDL A guide to digital design and synthesis second edition

大量Verilog实例 有130多个Verilog实例，既有组合电路实例，也有时许电路实例，还包含大量工程实例如数字跑表、数字频率计、交通灯控制器、“梁祝”乐曲演奏电路、自动售饮料机、多功能数字钟、电话计费器、FIR 数字滤波器等实用程序。

空间矢量脉宽调制算法是电压型逆变器控制方面的研究热点，广泛应用于三相电力系统中。基于硬件的FPGA/CPLD芯片能满足该算法对处理速度、实时性、可靠性较高的要求，本文利用Verilog HDL实现空间矢量脉宽调制算法，设计24矢量7段式的实现方法，对转速调节和转矩调节进行仿真，验证了设计的实现结果与预期相符。

这个东西是我第一次练习用的，里面东西都经过验证

1、设计一个变速数字时钟，要求数字时钟的速度有三个档位：第一个档位为标准数字时钟，每隔1S秒计数器加1；第二个档位为快速数字时钟，每隔0.1S秒计数器加1；第三个档位为超快速数字时钟，每隔0.01S秒计数器加1； 2、三个档位可用按键切换； 3、具备按键清零功能； 4、具有整点报时功能，即在59分59秒时给出指示信息（LED灯亮），持续时间为1s/0.1s/0.01s，指示信号结束的时刻恰好为正点时刻。 说明：给定输入时钟为1kHz。